S
syntronik
Guest
난 1270 Max2이 문제를 CPLD MHz 이상에서 24 80c32을시의 CPU 때 쓰는 whith
이 칩은 CPLD 선택 74hc245를 인터페이스에 사용 전, 칩 선택 CPLD은 그 안에 sended 또한, 나는지만 읽기에 falling_rise 몇 나노 초, 그래서 후에 CPU에 데이터가 도착하면 내
, 완벽하지 그것은 속도가 CPU의 데이터가 실패한다면 더 증가하지만,.
내가 어떻게 ???)?????? CPLD 읽을 수있는 지체로 VHDL 데이터에 (지연 시간을 사용하는 버스,
칩 입력 관련에서 ?????????????를 CPLD 선택
whithout는 회로 내의 수정 하드웨어
미리 감사드립니다
제가 프로젝트를 끝낼 수 없어 내가 나는 문제가 매우 큰
누군가가 ???????을 가지고 솔루션
이 칩은 CPLD 선택 74hc245를 인터페이스에 사용 전, 칩 선택 CPLD은 그 안에 sended 또한, 나는지만 읽기에 falling_rise 몇 나노 초, 그래서 후에 CPU에 데이터가 도착하면 내
, 완벽하지 그것은 속도가 CPU의 데이터가 실패한다면 더 증가하지만,.
내가 어떻게 ???)?????? CPLD 읽을 수있는 지체로 VHDL 데이터에 (지연 시간을 사용하는 버스,
칩 입력 관련에서 ?????????????를 CPLD 선택
whithout는 회로 내의 수정 하드웨어
미리 감사드립니다
제가 프로젝트를 끝낼 수 없어 내가 나는 문제가 매우 큰
누군가가 ???????을 가지고 솔루션