와 가진 인터뷰 도움말> 질문

[AdityaG]

친애하는 모든

내가 최근 인터뷰에서 다음과 같은 상황에 대한 논리를 디자인했다 부탁합니다.

펄스 열차는 20 Mbps의 먹이가되는 평균 빈도 무작위로 측면에 입력.그것은 접수 순서대로 동일에 표시되어야 제대로 끝에 수신, 50 MHz의 주파수로.

어떻게 이것을 할 것입니까?

친절하게 도와줍니다.

감사합니다.

 

[Guest]

[No message]

 

[shitansh]

안녕하세요,

첫 번째 측면에서 수신기 metastability를 도메인) 주파수 20mbps에 피하기 위해 50MHz의 클럭 도메인을 만든 펄스를 두 플롭에서 오는 (.(도메인을 건너는 구글 시계에 대한)

그럼 간단한 LFSR는 괜찮아.

HTH
Shitansh Vaghela

 

[AdityaG]

프롬프트에 대한 응답 안녕하세요 .. 감사합니다.

그러나, 답변 수 u는에 자세히 설명해 주시겠습니까?

그는 순서 준 펄스의 나에게 예를 .. "라고하실 수 있습니다 .. 101111001 ...."를등등 ... 목표는 50 Mhz에서 연락이 밖으로 펄스 시퀀스를 똑같은.없음 데이터 비트는 분명히, 자체합니다 반복합니다.

데이터는 시간 간격을 고정에서 보내지 못하지만 주파수의 20 Mbps의 평균.

그럼 그림 LFSR의 적합에서 간단한 않는?데이터 입력 .. 손에 아니라 우리가 그것을 외부 소스는 먹이부터.

: 그는주의했다려고 해봐 어떻게 ... 플래그를 무효 "데이터"줄 좀 힌트를 지정하여 일부 "데이터 유효"와 요점은 그들이 LFSR에 와서 그림에이와 함께 시나리오 또는?

제발 도와줍니다.shitansh 작성 :

안녕하세요,첫 번째 수신기 쪽)에서 50MHz의 클럭 도메인에서 metastability을 피하기 위해 펄스 2 플롭을 (20mbps 주파수 도메인에서 오는했다.
(시계를 건너 도메인에 대한 Google)그럼 간단한 LFSR는 괜찮아.HTH

Shitansh Vaghela

 

[vipinlal]

내가 일하는 것입니다 해달라고 생각 LFSR은 간단합니다.
당신이 이것을위한 버퍼를 구현하는가 FIFO 필요합니다.입력 데이터 버퍼로 읽어 데이터를 buffer.Once MHz의 수준에 도달할 초과 임계값 50 상수 버퍼 수 (5시 반에서 데이터를 복용을 시작하실 수 있습니다)의 버퍼 크기.
지연이 될거 문제를 more.Also 당신의 creat 날짜를 수도 쓰기 rate.This 읽기 속도는 평균은보다 그 배 2.5 이후 약간의 시간이 데이터 size.Otherwise 문제는 여기에 버퍼를 설계 신중해야 당신은 그것 때문에 거기 수 없습니다 여유 시간의 일부 후에 버퍼에 데이터가 어떠한.

간단한 해결책은하지 않습니다 work.You 설계에 적합한 가정을 가지고 있습니다.

- vipin
http://vhdlguru.blogspot.com/

 

[user_asic]

시퀀스의 비트 길이의 뭐냐구?차이가 그것은?

 

[AdityaG]

특별한 길이 ...
비트 입력 위치에 게재 지속.

문제가 보인다 .. 모호한로 만들 수있다 아마 어떤 가정이됩니다user_asic 작성 :

비트의 시퀀스의 길이가 뭐죠?
그것은 차이가 있나요?

 

[user_asic]

사용할 수 있기 때문에, 질문은 약간 모호한 당신의 장점!직렬 - 병렬 변환기 시퀀스를 가정 겸손한 8 비트.당신은 신호를 활성화만을 캡처, 신호가가는 MUX의 재순환 회로는 데이터를 수있는 활성화가 8이 다음 출력가는 FFs, 라인에서 나온 시리얼 변환기 병렬 시계는 높이, 그렇지 않으면 그것은 50MHz의 출력을 바로 recirculates 도메인.

대신 플롭을 가지고 단일 또한 가지고와 신호를 활성화에 캡쳐 비트마다.하지만이 경우는 힘들 활성화 신호가 약간있을 수 있습니다.

http://asic-interview.blogspot.com/2010/01/clock-domain-crossing-timing-q.html