Ī
ī
Guest
일부 쿼리가!
두 단계의 CMOS 연산 증폭기의 시뮬레이션 - 입력 오프셋 전압이 다있다.나의 OP - 앰프의 PMOS 입력은 diff 쌍을입니다.
왜 내가 그랬어, 내가 하나를 입력 음성 출력 단자에 연결되어있습니다.이제 두 번째 긍정적인 입력 단자에 나는 1V의 DC 전압을 적용합니다.내 Vdd
3월 3일 베로니카가지금 에이드에서 클릭, 내가 DC 작전 지점을
분 다음, 설치를, 그럼,
내가 DC 설계도에 가서 다음을 선택
및 입력 없는데 터미널
마이너스 (-) - 쉬게 입력 단자 않았다 계산기에서 계산기를 갔다.
이제 에이드에 Voffset의 표현을 좀하고 simulation.My 전형 Voffset 실행 3의 범위에서 4 μV하는 것입니다.
이제 프로세스와 불일치의 몬테카를로 시뮬레이션 매개 변수는 선택과 1000을 실행에 대한 몬테카를로 시뮬레이션을 실행하고 히스토그램 줄거리.그것은
2월 17일 μV 및 표준 편차 892 μV는 말은 가치를 제공합니다.
지금은 내 질문은
1.오프셋 전압을 시뮬레이트하기 위해 내 절차가 옳다
2.내 Voffset 가치가 SD
= 892 μV
3.그렇다면 어떻게 ITIS 값을 표준 편차보다 뜻도 가능합니다.
누군가 내 쿼리에 관한 도울 수있다.
함께 안부
사전에 감사의 응답을 기다리고
카필은
두 단계의 CMOS 연산 증폭기의 시뮬레이션 - 입력 오프셋 전압이 다있다.나의 OP - 앰프의 PMOS 입력은 diff 쌍을입니다.
왜 내가 그랬어, 내가 하나를 입력 음성 출력 단자에 연결되어있습니다.이제 두 번째 긍정적인 입력 단자에 나는 1V의 DC 전압을 적용합니다.내 Vdd
3월 3일 베로니카가지금 에이드에서 클릭, 내가 DC 작전 지점을
분 다음, 설치를, 그럼,
내가 DC 설계도에 가서 다음을 선택
및 입력 없는데 터미널
마이너스 (-) - 쉬게 입력 단자 않았다 계산기에서 계산기를 갔다.
이제 에이드에 Voffset의 표현을 좀하고 simulation.My 전형 Voffset 실행 3의 범위에서 4 μV하는 것입니다.
이제 프로세스와 불일치의 몬테카를로 시뮬레이션 매개 변수는 선택과 1000을 실행에 대한 몬테카를로 시뮬레이션을 실행하고 히스토그램 줄거리.그것은
2월 17일 μV 및 표준 편차 892 μV는 말은 가치를 제공합니다.
지금은 내 질문은
1.오프셋 전압을 시뮬레이트하기 위해 내 절차가 옳다
2.내 Voffset 가치가 SD
= 892 μV
3.그렇다면 어떻게 ITIS 값을 표준 편차보다 뜻도 가능합니다.
누군가 내 쿼리에 관한 도울 수있다.
함께 안부
사전에 감사의 응답을 기다리고
카필은