T
toki_rnm
Guest
다음과 같은 오류를 발견했습니다 .. 노드가 여러 개의 클럭에 의해 제어되는 것 같습니다에 대한 순차 논리 - 1534 : Xst : PLZ은 내가 그들 오류를 수정 도움이됩니다. 오류 : Xst : 739은 - 신호 로직을 합성하지 못했습니다. 오류 : Xst : 1431이 - 단위를 합성하지 못했습니다. 사용 iee.std_logic_1164.all,, 사용하는 IEEE 코드는 라이브러리 IEEE에게 다음과 같습니다. std_logic_vector (3; 신호 count1 std_logic_vector (0 downto 3); 최종 clk_gnrtr, 건축 clk_gnrtr의 행동이 신호를 카운트합니다 std_logic_arith.all, 엔티티 clk_gnrtr 포트 
; inout std_logic Y, 맥주, Z std_logic에 CLK, 재설정)입니다 0 downto); 신호 count2 : std_logic_vector (2 downto 0); 신호 count3 : std_logic_vector (0 downto 6); = '1를 재설 정할 경우에는 시작 (CLK, 재설정) 과정을 시작 '을 클릭한 다음 계산
; inout std_logic Y, 맥주, Z std_logic에 CLK, 재설정)입니다 0 downto); 신호 count2 : std_logic_vector (2 downto 0); 신호 count3 : std_logic_vector (0 downto 6); = '1를 재설 정할 경우에는 시작 (CLK, 재설정) 과정을 시작 '을 클릭한 다음 계산