여기에 일부 도움이 필요 ...

[Guest]

안녕, 나
좀 도와 줘야 겠어.

난 Verilog를 사용하고있습니다.
* 등록
-] tmp를 [reg 선언 31:0;
* 난 등록할 -] acc [2시 reg;

특정 비트 tmp를 '유지하려면 ('에
acc ') 의존하고 오른쪽'tmp를 교대 '특정 비트 위치에서 (acc ')...'예 들어 의존 :
'원래 tmp를'= 1111100110011 ......
'싶었 tmp를'= 1110001100110011 ......(난
3 비트 MSB는 유지하고 약간 왼쪽에서 오른쪽으로 4로 시작하는
3 비트 교대) 싶지

내가 무슨 짓을가있다 :
tmp를 = (tmp를 [31:32 - acc], tmp를 [32 - acc - 1 : 0]>> 3); / / = 변수
acc
하지만, Verilog에 대한,이 구문을 할 수없습니다.(비 - 상수 부분 - 선택 색인)
오류가 발생했습니다.누군가는이 날 도울 수있다.저는이 문제를 해결하기 위해 1 주일에 대하여 생각하고
있어요 ...

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="슬픈" border="0" />

 

[echo47]

내가 네 ""설명 싶었 이해가 잘 안되는 데요.그게 무슨 뜻이야?
tmp를 <= (tmp를 & ~ (32'hFFFFFFFF>> acc)) | ((tmp를 & (32'hFFFFFFFF>> acc))>> acc);

일주일에 오랜 시간이있다!

 

[Guest]

[No message]

 

[Guest]

괜찮아 ... 내가 질문을 다시 시도합니다.

내가 '라는 32 비트 레지스터가 tmp를'.Verilog 있음, 내가
그것을 - [31:0] tmp를 reg 선언했다.
내가 '라는 4 비트 레지스터가 acc'.Verilog 있음,
레지 [3시] acc.

자, tmp를 [31:0]
나는 다른 블록에서 얻을 데이터가.
내가 tmp를 유지 [31 싶어요
: ( ''acc 가치까지)].
그리고 또한 바로
',' '의 가치는 이후부터'acc tmp를 교대 싶어요.

예 : acc = 5;
내가 tmp를 유지 [31:27 싶어].
그리고 또한 비트 tmp를 맞아 3 시에 시작 [26:0 교대 싶어].
원래 tmp를 [31:0] -> 1 1 1 1 1 1 1 1 1 1 1 1 ........( 32 비트)
tmp를 [31:0 싶었] -> 1
1 1 1 1 0 0 0 1 1 1 1 1 1 1 ....( 32 비트)

 

[echo47]

좋아, 그건 분명합니다.
이전 메시지의 성명을보십시오.난
그것이 당신이 무슨 필요가 생각합니다.

 

[Guest]

감사 echo47.난 아주 - 매우
당신의 도움을 주셔서 감사합니다.내가 Verilog과 당신의 도움이 정말로 나를 도와 새로운이야 ...

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="매우 행복" border="0" />