>에서 방정식을 해결하는 차동에 Verilog -?

[msdryxon]

안녕하세요,
지금은 구조를 운동학있어 사용 Verilog 모델링에 관한 연구를들이 대 않습니다.우리는 모두 알고 DDT 또는 승인 IDT는 Verilog -, 다음과 같은 문장과 같은 :
순위 (5) < DDT (x)를;

하지만 Fdrv 모듈 내 외부 소스는에서 내가 원하는 출력하려면 어떻게해야합니까 다음과 같은 미분 방정식, X의?

* 엑스 '' B를 * x '를 CX는 = Fdrv

내가 코드를 작성 이들했습니다
.......(의 includings)
모듈 테스트 (Fdrv, x)를;
inout Fdrv, 엑스;
운동학적인 Fdrv, 엑스;
운동학 v를; / / 땜빵.var에.DDT 개최 (x)를
C 매개 변수를 실제 = 엑스, b = 엑스,을 = xxx는; / 가정 /, B와 C가 제대로 정의
아날로그 시작
순위 (5) < DDT (x)를;
여 (Fdrv)가 순위 (< *의 DDT를 (5))
B를 * 순위 (5)
C를 * 순위 (x)를;
끝
endmodule

출력을 얻을 것이다 적절한, Fdrv의하지만 좀 Fdrv 및 입력 내가 원하는 내가 만약, 내가 입력 X에 테스트 모듈
가치의 적절한 x를 어떤 뜻 방정식을 차등이 해결하고자하는 효과는 결코.
어떻게 문제를 해결할 수 있습니다 내가?가 .... 감사드립니다 당신을 아주 아주

 

[Guest]

[No message]