얼마나 어려운 매크로의 타이밍과 합성 모델 genetate에

[tybhs]

내가 SOC는 대한 책을 읽고입니다.그리고 어떻게하면 합성을위한 하드 매크로를 생산하려면 타이밍과 합성 모델은 하드 IP 코어 ()의 genetate을 잘 모릅니다.아마 EDA 도구 또는 다른 방법에 의해 생성된 무엇입니까?내가 그것에 대해 뭔가를 말씀해 주시겠습니까?고마워!

 

[Guest]

[No message]

 

[taotaocui]

당신 PrimeTime synthethis위한 타이밍 모델을 생성하는 데 사용할 수있습니다.
그냥 PrimeTime의 문서를 참조하십시오.

 

[tybhs]

감사합니다!만약 내가 또한 내가 가기는 RTL 모듈 sysnthesis에, 당신은 어떻게 그렇게, 난, 무슨 의미 EDA 툴로 할 말해 모든 시스템을 통합할 수있습니다 하드 매크로의 합성 모델을 생성하고 싶어?다시 한번 감사 드려요!