어떻게 VHDL 오픈 컬렉터 로직을 구현하는?

[yamaha]

어떻게 VHDL 오픈 컬렉터 로직을 구현하는 하이, 감자 관련하여

 

[dk614nd]

사용 및 게이트

 

[tkbits]

당신은 오픈 컬렉터 특성 (예, PS / 2의 인터페이스), 다음 3 상태 버퍼와 오픈 컬렉터 버퍼를 시뮬레이션할 수 있어야 외부 연결에 인터페이스하는 경우 : out_signal