어떻게 LDO 기반 패스 nMOS에 대한 차동 앰프를 설계하는

[sushmitasri]

나 칩 LDO에 매우 낮은 전력을 조사 중이고. 난 nMOS 패스 트랜지스터 갈래 그래서 오프 칩 모자를 사용할 수 없습니다. 그것은 내가 현재 함께 살 수있는 높은 중퇴가되지만, 최대 부하 전류 1.8 - 2V 1.2V 공급에 관한 2mA과 규제 출력됩니다. 어떻게 그것을위한 디자인을 무슨 이득 알아낼하고 설계 단계의 비교 A 함께 갈 건축물의 어떤 종류를 알아낼 수 이해하고 싶습니다.

 

[erikl]

[견적 = sushmitasri; 870354] ... 난 nMOS 패스 트랜지스터 갈래 그래서 오프 칩 모자를 사용할 수 없습니다. [이 / 견적]는 반드시 그렇지는 : 참조 [URL을 = "http://ieeexplore.ieee.org/xpl/freeabs_all.jsp?arnumber=1233757는"] [이 / 홈페이지]이 종이. [견적 = sushmitasri; 870354]. 어떻게 무슨 이득을 위해 디자인을 알아내기 위해 [이 / 견적]는 특별한 사랑하는 앰프가 있고 설계 단계 비교 앰프에 같이 갈 건축물의 어떤 종류를 알아낼 수 이해하고 싶습니다 아키텍처가 필요합니다. Essential은 (종이 오전 참조) (전류에 따라 다름) 출력 기둥을 취소 제로의 동기화이다. 필요한 이득은 - 언제나처럼 - 필요한 출력 전압의 정확도에 따라 다릅니다.

 

[sushmitasri]

모든 도움을 주셔서 감사합니다. 나는 신문을 알아보겠습니다 그리고 추가 질문이 있으시면 다시 응답합니다.