어떻게 BiCMOS 디자인 바이폴라 크기를 선택?

W

wee_liang

Guest
안녕하세요, 전 BiCMOS 설계 (특히 BJT)에 새로 온 사람. CMOS에서 우리는 무엇 BJT에 대한 등 원하는 GM을 얻는 따라 WL 선택? 달라질 수있는 주요 매개 변수는 에미터 영역이지만, 이것은 영향을 IC 방정식의 변수입니다. 고려 디자인하는 동안 좋은 크기로 무엇을 선택집니다? IC는 작은 BJT에 비해 너무 높은 경우 부작용은 무엇입니까? 엄지의 규칙?
 
바이폴라 설계에 대한 일반적인 연습 - 당신은 몇 가지 고정 장치 레이아웃과 모든 레이아웃 향신료 모델이 있습니다. 레이아웃 변경 스파이스 모델의 몇 가지 매개 변수를 변경할 수 있기 때문입니다. 그리고 이것은뿐만 아니라 변화하지만, RB, RC 또는 다른 수도 있습니다. 당신은 병렬로 연결된 여러 개의 고정 레이아웃 장치를 사용하는 것이 더 큰 트랜지스터의 크기가 필요하면. 당신은 현재의 거울에 대한 비율을 유지 필요로 할 때 그것은 또한 좋은 방법입니다. 당신은 높은 전류 장치 (여러 백mA 이상)이 필요한 경우이 방출 또는베이스에 연결된 소위 밸러스트 저항을 사용해야합니다. 바이폴라 트랜지스터의 게인 (B 또는 h21e)는 IC에 대한 의존도를하고 있습니다. 이것은 낮은 IC 높은 IC와 모두를 낮춘 및 일부 중간 IC에 대해 최대 가지고있다. 이 장치는 전류 밀도 (또는 장치 크기)는 이익이 최대의 가치를 가지고있는 IC에 해당한다. 행운을 빈다, Fom
 
단지 이미라고되어 무엇을 추가할 수 있습니다. 일반적으로 트랜지스터의 포트는 (높은 현재의 끝에) 전도 h21 시작하기 전에 약간 IC에 대해 최대 있습니다. 그래서, 장치 영역을 선택, 좋은 h21하고있는 좋은 포트를 제공합니다 (필요할 경우) 필요한 IC를 실시할 수있는 트랜지스터 가져가라.
 
보통 bicmos 프로세스에서 프로세스가 높은 CMOS에 최적화된, 그리고 BJT의는 "스크랩"장치입니다했습니다. 당신은 NPN 및 PNP 측면이있다면,이 사건입니다. 당신이 방출 당신이 원하는 크기를 그릴 수있는 어쨌든,이 프로세스가 거의 항상 제안 NPN 레이아웃을 가지고, 그것은 양극성 맘에 안됩니다. 또한 bicmos에서 bipolars들은 오직 특별한 일을 위해 사용되는 CMOS (에 비해) 너무 크다 - 낮은 오프셋 A, 밴드갭, 온도 센서의 입력 쌍. 단일 BJT의 사용 잘되어있는, 100uA 1 - 이러한 응용 프로그램은 모든 BJT의 "신호"지역을 사용합니다. 물론 밴드갭 내가 bicmos 과정에서 전력 BJT를 보았 노의 경우 1시 8분 등 사용 ... 응용 프로그램은 무엇입니까? 당신은 큰 전류를 가지고 그것을 요구하는 경우 BJT 당신을 위해 올바른 장치인지 여부를 고려하여야한다. MOS를 사용하여 더 나은 (작은) 방법은 아마 있습니다.
 
나 자신이 강력하게 bicmos 프로세스 단편 bjts 있다고 동의하실 수 있습니다. 저는 현재 0.35u SiGe의 bicmos 작업과 우리가 NPN에 대한 40Ghz에 대한 포트와 함께 모두 수직 NPN 및 PNP을 가지고 있다고 말해 야겠습니다. 또한, 우리가 CMOS와 파에 거의 모든 곳에 사용 bjts. 대부분의 경우 매우 유용하게하기 위해 그들이 증명.
 
나는 sutapanaki 현재 제가 0.35um SIGE를 사용하고 동의 않습니다. 파운드리 누구 피트 40GHZ에 달려있다 높은 perfomance NPN을 제공합니다. 하지만 특정 NPN 들어, 두통 문제가 있습니다. 난 단지 각 이미터 폴로워 및 차동 쌍에 대한 100uA 약 현재 예산이있다면. 난 최고 피트에 작은 장치와 편견을 선택할 것입니다 그러나 문제는 여기서 발생, 작은 장치는 엄청난 불일치 및 오프셋 매개 변수가 있습니다. 어떻게이 문제를 해결합니까?
 
나는 Unitrode company.they은 두 트랜지스터 밴드갭을 구축하기 위해 두 bipolars조차 시간을 사용하는 등 U는 foundry.just의 전형적인 크기를 사용할 수 있다고 생각합니다.
 
[인용 = chihyang 거시기] 나는 sutapanaki 현재 제가 0.35um SIGE를 사용하고 동의 않습니다. 파운드리 누구 피트 40GHZ에 달려있다 높은 perfomance NPN을 제공합니다. 하지만 특정 NPN 들어, 두통 문제가 있습니다. 난 단지 각 이미터 폴로워 및 차동 쌍에 대한 100uA 약 현재 예산이있다면. 난 최고 피트에 작은 장치와 편견을 선택할 것입니다 그러나 문제는 여기서 발생, 작은 장치는 엄청난 불일치 및 오프셋 매개 변수가 있습니다. 어떻게이 문제를 해결합니까? [/ 인용] 당신은 austriamicrosystem 프로세스를 사용하고 있습니까?
 
hehe - 당신이 원한다면 당신은 강력하게 반대 수 있습니다. 기억, 난 측면 PNP를 포함하는 과정을 언급 - 이것은 BJT가 스크랩 있는지 확인 서명입니다. 수직 PNP의이 과정은 적어도 바이폴라 프로세스에서 파생된하지 않을 경우 BJT을 타겟으로하는 의미, 그리고 분명, sige 프로세스의 요점은 정말 그들이 좋은 양극성을줬으면 좋겠 있도록 hbt을하는 것입니다! 제가 개인적으로 세계에서 너무 많은 휴대폰이 이미 있다고 생각, 그래서는 제가 bicmos 생각 불쌍한 RF 살인범에 대해 생각하지 않은데,하지만 나중에 적극 반영하겠습니다 ..
 
래터럴 PNP를 구축하는 것은 로켓 과학이 아니 잖아, 당신은 알아요. 심지어 순수 CMOS들을 수 있습니다. 사실 내가 사용하는 bicmos 과정도 측면 PNP를 가지고 있지만, 혼자이 사실은 단편 proces하지 않습니다. 아, 그리고 BTW, 나는 RF 사람은 아니지만, 여전히 bicmos을 사용합니다. RF는 혜택을 누릴 수있는 유일한되지 않습니다.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top