어떻게 90nm CMOS 공정에서 접힌 cascode OTA의 DC 게인을 증가하는가??

[nari reddy]

HI 난 아날로그 기반의 회로 설계에 새로운 오전 .. 나는 다음과 같은 사양 전원 공급 장치 = 1v DC 이득 B / W = 1.162Ghz 위상 마진 = 68.38deg = 62dB 단결 이득 그러나 내가 시뮬레이트 다음 OTA와 90nm CMOS 기술에 9 비트 200MSPS 파이프라인 ADC를 위해 접혀 cascode OTA를 설계되었습니다 케이던스 도구 IM NT 30dB 이상의 DC 이득을 얻을 수를 사용하여 DC 이득은 대한 .. 내 입력 사양으로 잘못 뭐죠 ..? 빈 + = 800mv, 빈 - = - 800mv; 망할 CIA = 500fF

 

[kemiyun]

대부분의 경우 귀하의 시뮬레이션 설정은 이득이 떨어지기 원인입니다. 먼저 확인 입력은 직류 운영 지점을 바이어스. 당신이 보여준 또한 규제 cascode 정말로 출력 범위를 줄일 수 있고 당신이 1 V 공급과 협력하고 그것이 문제가 될 수도 있습니다. 귀하의 시뮬레이션 설정에 대하여 확신하는 경우, 내가 찾는 것이 우선 공통 모드 피드백입니다. 그것은 당신의 출력 단계는 포화시킬 수도 있습니다.