-"어떻게 8 배율 1 설계

수동으로, 당신은 하나 부울 테이블을 작성할 수 및 로직 디자인, 또는 2 먹스를 및 계단식으로 그들이 함께 1 설계할 수있다.물론, HDL을 접근 방식을 가장 효율적입니다.

 
모듈 mux_8to1 (셀프, 나가, inp1, inp2, inp3, inp4, inp5, inp6, inp7, inp8);

입력 [2시] 셀프;
입력 inp1, inp2, inp3, inp4, inp5, inp6, inp7, inp8;
출력 중에;

밖으로 = (셀프 [2]? (셀프 [1]? (셀프 [할당할 0]? inp8 : inp7) : (셀프 [0]? inp6 : inp5)) : (셀프 [1]? (셀프 [0]? inp4 : inp3) : (셀프 [0]? inp2 : inp1)));

endmodule이 8 1 MUX에이에 대한 Verilog 모듈입니다
이미 언급했듯이, 대체 이진 트리 구조 8 1 MUX에이 만들어 7 2시 1분 muxes 사용하는 것입니다.
희망이 유용합니다, 건배!

 

Welcome to EDABoard.com

Sponsor

Back
Top