-"어떻게 정적 타이밍 분석 및 동적 타이밍을 정의하는

[phutanesv]

친애하는 친구,

어떤 타이밍 및 동적 정적 타이밍 분석의 정의와 같은 올바른 설명은 무엇입니까?간단한 방법이다.

 

[news]

Read more...

 

[vlsichipdesigner]

정적 타이밍 분석 분석 및 칩의 모든 타이밍 경로에 대한 타이밍을 확인 방법입니다.
칩에 다양한 타이밍 경로입니다
1.순전히 combinational 경로 (경로를 칩에 입력 포트에서 시작 및 종료 칩에서 출력 포트).
2.경로 입력 포트에서 시작과 등록의 데이터 입력에서 결말.
3.경로 레지스터의 출력으로부터 시작 및 종료 칩의 출력 포트에있습니다.
4.Purelyregister (레지 경로) 경로를 등록하시면됩니다

정적 타이밍 분석, 당신 칩의 모든 귀하의 타이밍 경로 자격의 가장 중요한 부분.만약 당신이 적용한 유일한 단점은이 방법의 실수입니다 또는 적용되지 않을 것이라고 multicycle 경로를 입력한 다음 false입니다.

하지만 동적 타이밍 분석을 달리 타이밍 정보와 게이트 레벨 시뮬레이션으로 호출됩니다.이게 당신이 테스트 벡터와 검증 될 것입니다 있음 (귀하의 칩 응용 프로그램) 특정.이게 당신이 당신과 함께 관심있는 경우에만 시험을위한 칩의 타이밍 guaranting있습니다 있음.시뮬레이션의 품질 시험 품질 케이스에 따라 다릅니다.하지만 유일한 이점이나 목적은 동적 타이밍 시뮬레이션을 잡으려고 메커니즘이나 경로를 허위 multicycle이 실수하는 동안 정적 타이밍 분석을 수행하는 데 사용하여.

정적 타이밍 분석에 대한 개념에 대해 더 알고 얻으려면
% % 20analysis 20timing http://www.vlsichipdesign.com/static

 

[mohammed.peer]

1.STA를에서는 테스트 벡터를 생성할 필요가없습니다.하지만 Dyn의 경우이다.타이밍 당신이 필요합니다.

2.STA를에서는 타이밍 분석을 확인할 수있습니다.하지만 DTA에서 기능도 확인하시기 바랍니다.

3.STA를보다 빠른 DTA.

4.STA를 하나의 시계에 대해서만 작동합니다.하지만이 아니 거기에 DTA했다.

 

[Guest]

[No message]

 

[gck]

안녕하세요, 난 STA를로 및 DTA에 나는 첨부된 집결지 아주 좋은 소재
미안하지만, 당신이 첨부 파일을 보려면 로그인이 필요합니다