어떻게 접힌 cascode 증폭기의 검색을 향상시키기 위해

C

chichi

Guest
난 단지 불일치가 선택되어있는 동안 난 언제든 종지에서 몬테카를로 시뮬레이션을 실행 높은 이득과 낮은 전류 요구, 나도 함께 접혀 cascode 증폭기를 설계 오전 디엠 이득 및 송출 이득이 많이 다릅니다가 불일치 정말 나쁜 의미 수 있습니다 사람이 어떻게 전체 회로의 불일치를 개선하기 위해 말해??? 감사합니다
 
입력 트랜지스터 쌍 L 또는 영역을 늘리십시오.
 
현재 미러 부분뿐만 아니라 이득이 아닌 사소한 금액을 포함합니다. Interdigitate 거울, 증가 채널 길이.
 
나 또한 비슷한 문제에 직면입니다. 잘못 - 검색 내 개방 루프 이득을 피우고 있소. 예를 들어, 내가 몇 1K 주변에 7K 할인되었습니다 위해 만들어진 30 반복 (UMC 엠씨 데이터 시트에 의해 제안)와 개방 루프 이득에 대한 래퍼를 실행하십시오. 단 하나 또는 두 개의 반복 내 오픈 루프 이득을 눌렀을. 내가 보기엔이 문제에 대한 제안을 주셔서 감사합니다. 감사 Nandish
 
안녕 치치는 어떻게 설치 프로그램이 디엠과 송출 이득 시뮬레이션을 위해 어떻게 사용합니까? 당신이 많은 새내기처럼 두 개의 독립적인 전압 소스와 앰프의 입력을 세웠나? 또는 AC 시뮬레이션에 해당하는 회로와 단위 이득 버퍼 구성을 사용? 첫 번째 경우에 당신은 쉽게 불일치 시뮬레이션 디엠 및 송출 이득 변화를 얻을 수 있습니다. 한편, 당신이 불일치가 얼마나 좋은 판단 오프셋 의존해야합니다. 상식에서는 대형 장치의 크기, 전류 거울에 대한 차동 쌍과 cascode 장치, 낮은 (GM의 / Id)가 높은 transconductance 효율 (GM의 / Id)를함으로써 일치 향상시킬 수 있습니다. 일반적으로 비교. 쌍 다려줘 cascode 앰프의 오프셋에이 거울에 영향을 미칩니다. 그것은 이해하지 않기 때문에 나는 불일치 분석 기간 동안 개인적으로 절대 모의 디엠 이득을했습니다. 설치 / 회로가 올바른 경우 디엠 이득의 별거 변화가 불일치로 인해 예정입니다. 반대쪽 디엠 이득이 정상적으로 PVT 시뮬레이션 중에 검사에서 그리고 / 많이 달라질해야하실 수 있습니다. 감사합니다
 
안녕 데니스, 난 내 접혀 cascode 오타의 오프셋 계산했을. 내 테스트 벤치에서 오타가 단일 이득 버퍼로 구성됩니다. 그렇다면 내가 잘못 사용 - 경기 및 프로세스 변화와 몬테 - 카를로 시뮬레이션 동안 입력 및 출력의 차이를 측정 wavescan. 결과 파일은 3 시그마는 오프셋 측정 matlab을 가져오게됩니다. 이 접근법은 적절한 경우 확인해 주실래요? 아니면 내가 뭔가 놓친 거지? 감사합니다 Nandish
 
안녕 Nandish, 예, 오프셋 단위의 이익을 위해 입력 사이의 차이 (응답에 대한 단일 엔드 OTAs 처리가) 설정입니다. 어떻게 시그마 값을 추출 방법은 당신이 가진 도구부터 다릅니다. 일반적으로 당신이 등 다른 포인트 입력 송출 범위 (ICMR)의 가장자리에 서로 다른 온도, 공급 전압에 대한 오프셋을 예측할 수 ICMR 및 출력 범위 사이의 일치 수 / 시간만큼 컴퓨터 리소스 / 도구 '기능이있다면 . 귀하의 입력 신호가 ICMR있다면하지만 출력 밖에서 당신과 부통령이 반대 (큰 오프셋) 확대를 원하는 없을 범위. 부정적인 피드백에 약간의 회로를 (2 vcvs 1 VDC의)를 포함하는 경우 설치 프로그램에 관한 더 유연한 출력 레벨을 만들 수 있습니다. 죄송합니다, 방법을 보여줍 수 없습니다. 당신은 텍스트 설명에 따라 시도할 수해야하는 경우 : (gnd에 OutNeg, 둘째 vcvs에 VDC의, OutPos에 InNeg, 오타의 출력 InPos)를 첫번째 vcvs를 VDC의 세트 오타의 출력 전압을, 1sr vcvs에 두번째 vcvs (InPos 원하는 , InNeg) 오타의 긍정적인 입력에 OutNeg, 지금 루프가 닫혀 오타의 부정 입력 OutPos을 gnd 수 있습니다. 모든 vcvs'es은 이득 = 1, 사용 및 당신은 또한 오타의 긍정적인 입력에 연결되어있는 VDC의 설정을 입력 송출 레벨이 있습니다. 이 vcvs 사이에 당신이 교류 시뮬레이션 또는 프로브 칼로 분석을위한 RC 또는 액정 LPF 회로를 포함할 수 있습니다. 부정 입력으로 시리즈에서는 교류 심즈에 대한 교류 원본을 포함할 수 있습니다. 감사합니다
 
안녕하세요, 데니스 감사합니다 많이! 이것은 당신이 나와 함께 공유하는 것을 아주 유용한 정보입니다. 그것 때문에 많은 감사. 당신의 명령 다음은 내가 빠르게 테스트 벤치의 구조도를 만들었습니다. 기타 지역 사회 친구에게 유용할 수 있지만. 당신이 그 정확 여부 확인 십자가 주시겠습니까. 또한 데니스, 출력 공통 모드 및 입력 공통 모드가 다를 경우에 대한 입력 쌍을 바이어스 방법. 어떻게 이런 시뮬레이션하는 동안 입력 쌍이 포화에 남아 있는지 확인하십시오. 귀하의 정보를 게시물에 대해 다시 한번 감사드립니다. 감사합니다 Nandish
 
난 "당신은 또한 오타의 긍정적인 입력에 연결되어 VDC의 설정을 입력 송출 수준이"명확하게 그것을 쓰지 않았어요 보입니다. 회로에 당신이 VDC의 소스를 추가하고 오타의 긍정적인 입력에 연결해야 그려. 이 VDC의는 입력 송출 레벨을 설정합니다. VDC의와 일련의 교류 소스는 CMRR의 시뮬레이션 (그러나 단 하나 교류 소스를 동시에 활성화되어 있어야 함)에 사용할 수 있습니다. 이제 당신은이 VDCs를 입력 송출 및 출력 레벨에 대한 다른 하나에 대해 하나있다. 위치 "삽입 iprobe 여기에"그것은 직류 동작 점에서 회로가 균형있는 동안 당신은 AC 또는 칼로 시뮬레이션을위한 회로를 파괴 수있는 장소에 해당합니다. 케이던스의 칼로의 분석을 위해 당신이 할 수는 = (analysis 설정 창에서 및 지점 중에) 브레이크 포인트와 시리즈에서 0V, 또는 LPF (RC 또는 액정)과 교류 분석의 종래 기술을 사용할 수 있습니다 삽입된 VDC의 삽입. 아니면 적 "은 sp1tswitch"를 사용하여, "sp2tswitch"요소에 대해서는 분석에서 따라 위치를 설정할 수 있습니다 analogLib를 형성 당신이 할 (직류에 대한 잠금 루프 및 교류를 위해 휴식). 교류 들어 VCVS2의 VCVS1 == InPos의 OutPos가 : : VCVS2 == GND의 VCVS1 == 떠다니는, InPos의 OutPos 직류에 대한
 
안녕 데니스, 귀하의 회신에 감사드립니다. 그것은 매우 유용합니다. 저는 접혀 cascode 오타의 오프셋 측정할 수도 전에 오타의 오픈 루프 이득을 측정하는 동안, 나는 오류에 직면입니다. 1) 오타를 입력 Vcm을 제공하고, 개방 루프에 오타를 남겨주세요 : 제 엠씨 시뮬레이션에서 다음을 수행하십시오. 2) 프로세스와 200 반복에 대한 불일치와. 1Hz로 10GHz 3) 설정 시그마에서 교류 3 4)를 실행 엠씨. OTA는 개방 루프 이득 요구 사항을 충족 시대의 수를 계산 5) Matlab의 후처리. 난 5000의 오픈 루프 게인을 원하는 200에서 거의 5-10 반복은 내 사양을 충족 실행합니다. 모든 폐루프 기술은 개방 루프 이득을 평가하고 있습니까? 그렇지 않으면 내가 현재 시뮬레이션 설정에서 잘못 한거야 지적 주실래요? 난 아날로그 회로 설계에 새로운 오전 나와 함께 곰 친절하게하시기 바랍니다. 감사합니다 나이 게시물의 양쪽에 많은. 위에서 언급한 문제에 뭔가를 제안해주십시오. 감사합니다 Nandish
 
당신의 DC 동작점 계산 (또는 단순히 직류 해석에서)에서 해당 교류 분석 시작을 알고있다. 그 회로가 운영 포인트 및 AC 분석을 주위에 선형 후에 수행됩니다. 네 오타가에 의해 불균형 경우 일부는 이득에 영향을 미치는 것이다 (엠씨의 심즈에 의한 등) 오프셋. 그냥 증식은? :) 진짜 이득을 컴퓨팅을위한 오타 균형을 이루도록해야 그런데 예상 이득에 의해 상쇄 예상되는 경우에는 출력을해야하는지 상상. 이것은 DC에서 분석을위한 당신의 OTA는, 부정적인 피드백 주위에, 또는 폐쇄 루프에 의해 안정화 또는 자주 사용으로 단위 이득 구성에 있어야 예어야 것을 의미합니다. 교류 분석 (직류 이후)에 대한 루프 달리 이득은 부정적인 피드백에 따라 결정됩니다 (깨진 일명) 열려 있어야합니다. (직류 제외) 교류 분석을 위해 루프를 끊어 RC는 / 액정 LPFs 제가 전에 설명뿐 아니라 다른 구성 요소가 사용됩니다. 오프셋 엠씨 시뮬레이션으로 시작하려고 (종래의 직류) 당신이 이득 시뮬레이션 (직류 + 교류)로 진행할 수 성공하면보다. 필자는 개인적으로 오프셋 예측에 대한 래퍼를 사용하고 난 절대 이득에 대한 엠씨의 SIM을 사용하여, 나는 PVT 대신 사용하십시오. 엠씨 과정은 이득에 대한 프로세스의 영향을 underestimates 동안 엠씨 불일치는 이득에 영향을 무시할 수 있기 때문입니다.
 
어떤 값이 기본 회로에 변경하는 경우에는 당신이 당신의 회로의 바이어스 회로는 스마트 디자인해야 바이어스 회로해야 그것을 따릅니다. 물론, 일부 불일치 문제가 해결되지 않습니다.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top