어떻게 이런 저전력 설계 분야에서 전력 소비를 분석?

A

arunragavan

Guest
여보세요들 .. 난 전역 및 로컬로 동기 비동기 기술 (니네들) 미만이어야 wud VLIW 프로세서를 설계 제안, 마음에서 이러한 요소를 유지 - 그럼 저전력의 개념은 누설, shortcircuit, 스위칭 및 정적과 같은 요인에 의해 설명할 수있다 하위 - - 지수 등을 첫번째 4-5 ALUs의 집합을 구축하고 거기로 그것을 위해 노력하게시를 먼저 곱셈과 같은 기본적인 작업 (시프트 추가 및 (또는) 부스 배율) 부문을 수행할 수 있습니다 ALU 설계해야 paralellism를 달성 ... 내 기본 설계는 컴파일러의 복잡도 및 간단한 하드웨어 디자인을 포함 shud. 내 모든 요점은 - (여자들이 아래에 한 ALU)와 다시 여자들이 받고 파이프라인 4 ALUs 세트를 - 내가 ALU에 의해 소비 전력 분석 방식이야. 어떻게 그것에 대해 가지? : 1) 나는 ALU는 합성을 설계해야 .. leonado 스펙트럼과 설계도가 - 최적화 결과를 지연, 그 지역을 찾아 .. 그리고 수동으로 최적화를 위해 이동합니다. 2 :) 내가 소프트웨어를 내게 3에 대한 최적화하도록해야 :) [B 조] 또는 그냥 날 좀 도와 자들의 .. jes이 혼란 스러워요 .. wot 내가하고있을 shud ... [는 / B 조] 혼란 스러워요 ..
 
클럭 게이팅 rtl 설계에 좋습니다. 당신은 여전히 전력 consuption을 낮출하려는 경우, 특별한 설계 라이브러리를 찾을 수
 
수동 작업은 항상 도구 이상 않습니다. 건축 최적화 낮은 수준보다 잘 작동합니다.
 
음에 그게 전부는 괜찮니 ... 나는 또한 항상 수동으로 최적화가 더 나은 것 같아요 .. 우리 연구실은 좋은 최적화 도구를 갖춘되지 않습니다 .. 우리가 가진 모든 것을 modelsim입니다. 그게 전부는 abstration 매우 단순한 수준에 대한 확인을 .. 난 전력 분석을 할 필요가 ... 쿵후를 디자인처럼 - 간단한 ALU 단위와 함께 .. seperatly 클럭 때 푸 각각의 소비 전력을 측정 - 비동기 ... wot는 ppl 같이 시작 shud 생각 u지만 통해 UR의 의견을 자유롭게 제발 ... :)
 
난 결합된 최적화보다는 너무 ALU의 각각의 너무 많이 소비 전력 될 하드웨어에 관한 그들의 각각 개별적으로 최적화할 수 있도록 더 나은 기반으로 생각합니다. 그래서 주로 당신이 아키텍처는 다음 저전력을위한 라이브러리로 추가 최적화를 달성할 수있다, 또한 낮은 게이트 카운트하는 데 의미 낮은 전력을 좋아하는부터 시작하고 권력을 제한하는 합성하는 동안 좀 더 수동으로 조정 해. 당신이 소수 권력 등 특정 공급 업체 도구가있다면 그것은 분명히 당신을 도울 것이다
 
그게 전부 멋진 .. 그래서 baic ALU 디자인의 전 shud 시작을 생각 .. 합성, 그게 .. 및 최적화에 대한 수동 그래서 들어가 쉽게 각 인스턴스 최소 powerfor을 달성하기 위해 게이트 수를 줄일 수 있습니다 전 ... 프라임 파워, 내가 들어 .. 그걸 내 손에하려고 줄께요 ... :) 감사합니다 .. 나를 추가에 도움이 ..
 
난 아키텍처는 더 ALU 설계에 대한 중요하다면 생각합니다. u는 꽤 아키텍처를 가지고 wud 속도에 집중할 수없는 경우. 및 전체 맞춤형 설계 흐름에 더 u! 프라임 타임, powermill 및 pathmill으로 그러한 사용할 수 있습니다. 행운을 빌어!
 
내 디자인을 네 완전히 customed 수 wud .. 그게 전부는 효율이 줄어 확실한 감소 속도 및 운영의 효율성이 wud 저전력 애플 리케이션에 있어서는 괜찮니 .. wot는 u는 대안이있을 것 같소? 내가 dunt이 도구에 액세스할 수 있습니다 .. 파워 밀 등 등. 오전 쓸모 jes ... 내가 아직 숙고 계속 ..
 
사람이 뭔가 클럭 게이팅 대한 자세한 내용을 말할 수있어?
 
클럭 게이팅 전원을 줄일 수있는 방법입니다. 시계가 - 지역, 비용 및 전력 등의 요인이 감소하고있는 반면 ASIC는의 게이트 수가 크게 증가하고있다 절약을위한 전력 게이팅 개선. 그것은 예전처럼 디자이너가 동등하게 레이아웃 및 전력 소비와 같은 문제에 우려하고 있습니다 요즘 RTL 코딩은 프런트 엔드 설계에 제한되지 않습니다. 클럭 게이팅는 시계의 0.18 μm의 단순한 스위칭 끄기 아래의 기술에 대한 전원 절약을위한 잘 알려진 개념입니다 있지만 충분하지 않습니다. 데이터를 저장하는 최대 전력 또한 시계와 끄기를 전환해야 전환. 파워 컴파일러와 같은 도구를 충분히 클록 게이팅에 사용되는 어떤 신호를 알만큼 똑똑한 있지만, 그들은 여전히 충분히 RTL 코드의 구조를 변경하는 지능형 없습니다. 게이팅 요소가 플롭에 추가하면 다음 구현하는 경우에만 필요합니다 토글 당할 것이고, 그러면 더 많은 전력을 플롭에 데이터 입력부터 게이팅 요소없이 구현을 저장합니다. 이것은 클럭 게이팅를 사용하여의 주요 장점입니다.
 
난 합성 도구는 지금 시계를 게이팅 지원 수 있다고, 클럭 게이팅 있도록 더 많은 디자이너 사용 저전력 설계를 할 들었어요.
 
누구도 소수 권력 가르치려 수 .. 그리고 이제 시계 공구 .. 세부 .. 같이가, 안부
 
1 : 안녕 모두, 사실 Synopsys의에 프런트 엔드 전력 분석 / 최적화를위한 주요 제품이 있습니다. 전원 컴파일러 - 직류 환경에 통합되어 있으며 오직 껍질로부터 pe_shell를 호출 RTL 전력 추정을위한 별도의 도구로 사용될 수 있습니다. 전원 컴파일러는 RTL 모두와 게이트 레벨에서 전력 분석 및 최적화 할 수 있습니다. 전원 컴파일러 클럭 게이팅, 피연산자의 절연, 멀티 Vth 라이브러리와 같은 전력 절감을위한 여러 가지 기술을 지원합니다. 2. PrimePower는 - 완전히 별도의 제품입니다. 그것은 더 자세한 전력 분석을 할 수 있지만 전력 최적화를 지원하지 않습니다. 당신은 Solvnet에 두 제품에 대한 자세한 정보를 찾을 수 있습니다!
 
안녕 모두, 클럭 게이팅는 저전력 설계에 아주 좋은 지적입니다. 나는 가능한 한 모든 플롭 한 번에 토글 안된다고 확신할 수있다면 아니지만 적어도 마지막 포인트는 줄이고 주파수가 추가하고자하는 이들 (필자는 아니 줄일 수 있습니다. F의 가능한만큼 한 번에 스위칭 / F를 의미) 상황이 아키텍처는 한 번에 고려해 볼 필요가 u. 라훌
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top