S
sj95
Guest
모두를 사랑하는 : 나는 HIPICE하여 단순한 파일을 시뮬레이트에 문제가 있습니다. 난이 시뮬레이션을 클릭하면, 결과는 항상 제게 ** 오류 ** 말해 Verilog 단추 장치 처리 과정 : CML 파일이 존재하지 않는 이유는? 무슨 실수는 내게로 만들어 졌나요? 당신이 나를 도와 줄 래요? 감사합니다 많이. SP에 파일 : * 제목 :.... 단순 Verilog - 저항기 하드웨어 기술 언어 resistor.va 옵션 하시거나 = 1 개 1 0 저항기 연구 = 1 대 1 0 1 직류 대 0 10 1 재향 군인 병원이 파일을 종료 : / / 간단한 저항을` "disciplines.vams"를 모듈 저항 (피, n)이 포함됩니다;에서 매개 변수 연구 = 1.0 (0 : inf를); 전기 피, 아, 아날로그 나 (피, n)이