어떻게 디자인 수법의 살인인 커패시턴스를 사용하는가?

S

smpai

Guest
디자인의 어떤 누구와도 사용되는 수법의 살인인 커패시턴스를 했나요? 문헌에 따르면, 이력서 특성화의 일부가 아닌 선형화있다. 모든 댓글> 머리를 짜내가?
 
당신은 커패시터로 수법의 살인인 트랜지스터를 사용하는 뜻 이죠? 그렇다면. 그것은 nmos 또는 pmos에 GND 또는 VDD 함께 육체와 단순 단지 넥타이 드레인과 소스입니다. 그럼 당신은 게이트 및 드레인 소스 (함께 묶어) 사이에 콘덴서있을 겁니다. 그리고이 구성 소스에 알아서 드레인 전압이 GND VDD 아래 또는 위의 가지 말았어야 해. 당신은 또한 배수 및 공급 레일 대신 소스로 시체를 연결할 수 있습니다. 이러한 구성은 각각의 서로 다른 이력서의 특성이 있습니다. 그것은 쉽다는 hspice 이러한 모스 - 뚜껑을 시뮬레이션하고 볼 수있는 특성
 
답글 주셔서 감사합니다 ... 난 둘 다 구성을 특성화 노력했지만 ... 난 nmos에 gnd에 연결 백 게이트 ... 이런 경우에는 우리가 아닌 선형을 근절하기 위해 어떠한 보상 기법이 있나요으로 사건을 사용할 필요가 이력서 chs.?? 내가 일괄 또는 백 게이트는 터미널로 촬영하는 구성에 대해 많은 이러한 기술을 발견했습니다 ..
 
안녕하세요, 방법에 이력서의 charcteristics을 볼 Hspice에 시뮬레이트. 안녕.
 
[인용 = coolstuff07] 안녕하세요, 방법에 이력서의 charcteristics을 볼 Hspice에 시뮬레이트. 안녕. [이 / 견적] 안녕, 나는 여기있는 이력서의 charac를 참조하는 데 사용하는 파일입니다. 당신이 네트리스트를 이해할 수 없다면 질문.
 
답장을 보내주셔서 [인용 = smpai] 감사합니다 ... 난 둘 다 구성을 특성화 노력했지만 ... 난 nmos에 gnd에 연결 백 게이트 ... 이런 경우 우리는 어떤 보상 기법을해야합니까 함께 사건을 사용할 필요가 이력서의 chs의 비 선형을 근절.?? 내가 일괄 또는 백 게이트는 터미널로 .. [/ 인용] 오 함락되는 구성에 대해 많은 이러한 기술을 발견했습니다! 미안 varactor 비 선형성을 보상에 대한 정보가 없습니다. 그건 그렇고 커패시턴스 값 (전압과 바꿀 순)는 수법의 살인인의 varactor에 걸쳐 적절한 전압을 적용하여 그 영역을 사용할 수있는 상수입니다 varactor의 이력서의 charac에 지역이 있습니다. 안부.
 
[홈페이지]에 http://www.zen118213.zen.co.uk/RFIC_Circuits_Files/LC_Oscillator.pdf의 [/ 홈페이지] 당신은 트랜지스터는 자기 시뮬레이션과 출력을 참조하십시오 : 나는 여기가 최고의 CMOS 모자에 대해 가르쳐 튜토리얼 생각 양식. 난 강력하게 그것을하는 것이 좋습니다. 당신이 관심이있다면 또한, Streetman에 의해 고체 상태의 책이 당신에게 이런 캡의 물리적인 해석을 제공합니다. 그들을 사용하여, 당신은 뚜껑의 선형 영역에 당신의 스윙을 제한해야합니다. 건배
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top