어떻게 가상 시계 inDC를 사용하는

[googlegzh]

배

 

[jjww110]

가상 시계가 진짜 시계는 아니, 문명은 디자인을 제한하는 데 사용됩니다

 

[no_mad]

[을 / 홈페이지]이 도움이 되었으면 좋겠 [홈페이지]에 http://www.edaboard.com/viewtopic.php?t=126026&highlight=virtual+clock의 : 안녕하세요이 게시물을 확인해주십시오

 

[funzero]

제약 조합 논리로 직류 사용이 가상 시계. 그것은 아니 souce, 그냥 이상적인 클럭 파형있다. 제 생각에는, 그것은 set_max_delay로 교체할 수 있습니다

 

[sameer_dlh25]

가상 시계가 훨씬 더 후 최대 지연에 I / O를 제약하는 데 사용됩니다. SDC에서는 어떤 포트와 관련된되지 않은 클럭 파형으로 정의할 수 있습니다. create_clock - 이름이 "clk_virtual"- 기간은 10 파형 {0 5} 이해가 업계 도구의 대부분을 생각 SDC : :!

 

[oxford]

이 좋은, 감사 모두 위의 설명합니다.