안정

[samvelc]

안녕 모두,
무엇 - - 델타 시그마 변조기를 안정 뜻.
그리고 그것을 확인하는 방법을 수있는가?

감사합니다.

 

[mikersia]

- 델타 시그마 변조기 (SDM) 부정적 의견 아날로그 블록입니다.그것은 루프에서, 그래서 명령에 대한 unstability, 2와 더 이상 이어질 수있는 통합을 통합할 수있습니다.
SDM을 선택 Architectoral 높은 순서대로 중요합니다.더 특별한 서류와 함께, 문제는 교육을 위해 - 몇 가지 가능성이 높은 순서대로 안정 SDM 내장에 많이있습니다.

 

[samvelc]

mikersia 썼습니다 :

- 델타 시그마 변조기 (SDM) 부정적 의견 아날로그 블록입니다.
그것은 루프에서, 그래서 명령에 대한 unstability, 2와 더 이상 이어질 수있는 통합을 통합할 수있습니다.

SDM을 선택 Architectoral 높은 순서대로 중요합니다.
더 특별한 서류와 함께, 문제는 교육을 위해 - 몇 가지 가능성이 높은 순서대로 안정 SDM 내장에 많이있습니다.

 

[mikersia]

거기에 무조건 안정적인 아키텍처, 매시 예,있습니다
첫 번째 명령 SDM - 높은 순서대로 구조를 근거로 구현됩니다.그럼 당신은 문학 및 설명의 거대한 숫자가 가장 적합한 구조를 취할 수
물론, 당신은 자신의 구조에 대한 행동 MathLab과 시뮬레이션을 할 수있습니다.케이던스 환경에서 사용 가능한 Verilog - A는 행동
모델을 작성합니다.행동 모델은 DC 신호에 대한 표준 Verilog에서도 쓸 수있습니다.올린날짜 11 분 후 :아날로그 시뮬레이션도 복잡한 구조에 대한 가능성이있습니다.하지만 설계도, OAs, 비교기, 그것에 의해 논리 구성 요소의 구조도 진짜 단순 모델의 교체, 전반적으로 그림을 단순화하는 것이 좋습니다 예
올린날짜2 분 후에 :http://images.elektroda.net/87_1242205769.jpg

 

[samvelc]

mikersia 썼습니다 :

거기에 무조건 안정적인 아키텍처, 매시 예,있습니다

첫 번째 명령 SDM - 높은 순서대로 구조를 근거로 구현됩니다.
그럼 당신은 문학 및 설명의 거대한 숫자가 가장 적합한 구조를 취할 수

물론, 당신은 자신의 구조에 대한 행동 MathLab과 시뮬레이션을 할 수있습니다.
케이던스 환경에서 사용 가능한 Verilog - A는 행동 모델을 작성합니다.
행동 모델은 DC 신호에 대한 표준 Verilog에서도 쓸 수있습니다.
올린날짜 11 분 후 :
아날로그 시뮬레이션도 복잡한 구조에 대한 가능성이있습니다.
하지만 설계도, OAs, 비교기, 그것에 의해 논리 구성 요소의 구조도 진짜 단순 모델의 교체, 전반적으로 그림을 단순화하는 것이 좋습니다 예

올린날짜

2 분 후에 :
http://images.elektroda.net/87_1242205769.jpg

 

[mikersia]

SDMs의 안정성 분석 - 논문의 많은 사랑의 테마이다.단순 분석 (z는 - 도메인) 작은 신호 전송 기능은 시스템의 주파수 응답이 이산 시간을 사용할 수있습니다.하지만 피드백 루프에 종속 nonliner quantizer의 안정성 문제가 신호를 생성합니다.그래서 수사의 측면에서 분석 특별한 문학, JC는 캔디와 RM 그레이 작가부터 읽을 것이 좋다.첨부 서류를보기도했다.
하나의 구체적인 구현을 조사하기 위해 DC 입력 신호에도 행동 또는 스파이스 시뮬레이션을 사용하는 것이 좋습니다.적분기 출력 전압의 경우에는 답변을 관찰 있음 줄 것이다.첫 번째 기준 전압 채도의 부재 몇 사이클 동안, - 공통 모드 피드백 수준의 주위에 스왑을 intgrator의 전압을 강제해야한다.
미안하지만, 당신이 첨부 파일을보기 위해서는 로그인이 필요