아날로그 비교기의 설계 및 위상 여유

A

andy2000a

Guest
우리가 일반적으로 위상 마진을 .. OPA 필요 시뮬레이션 gain_margin, 디자인
우리의 OPA 정말 .. 일할 수 있는지 확인하십시오

2 단계 방법에 대한 비교?
gernel에서, 우리는하지만, Op 앰프 레이아웃 영역의 CMOS 비교기 "compenstation 모자 저항"을 제거하고 줄이고 설계를 할 때 우리가 보상을 제거하는
장치 ..시뮬레이션하는 방법을 garin / 위상 마진을??

또는 유일한 시뮬레이션 오프셋 / PSRR ..open_loop 게인

그건 그렇고, foldcascode 같은 비교 ..콤퍼레이터 출력하기 때문에 작업에만 안녕하세요 & 낮은 ..그리고 내버려 얻게 될 것이다 작은 ..이 문제를 어떻게 극복?

 
OPA 일반적으로 부정적인 피드백과, 그래서 작품의 안정성 문제가 관심이다.그래서 우리가해야 이득 및 위상 마진을하는 거죠.
부정적인 피드백없이 비교기 일이 그렇게 frecuency 보상 requered되지 않습니다.이득 및 위상은 여백의 크기 비교에 대한 문제가되지 않습니다.하지만 두 번째 기둥과 비교의 전파 지연과 관련된 최초의 위치를 입력하면 해상도의 진폭 신호를 닫습니다.높은 입력 진폭을 전파 지연이 높은 inpedance 노드의 slewrate 행동에 달려있습니다.
비교기의 주요 매개 변수이다 : (해상도), PSRR, CMRR, 입력 단계에서 전파 지연의 작은 입력 단계에서 입력하면 높은 단계의 작은 chages 높은 amplitudes에 대한 전파 지연 (복원 오프셋 게인).
위의 모든 continious 시간 비교기에 대한 사실입니다.비교 U의 AC 파라미터처럼 같은 OPA maner에서 시뮬레이션할 수있습니다.

 
일반 아날로그 비교기 필요하지 오후 케어,
TH 사용 비교기, 형태, 피드백 루프를 개최해야하지만 만약에, 당신은 그걸 알아서해야합니다.

 
나는 비교에 퍼즐 오전, 난 그냥 DC가 임계값과 지연 시간 변이 시뮬레이션 뭐라고 simulation.Every 시간 모르겠어요.과거에는 내가 맥 이득을 시뮬레이트 직류 버퍼 비교 연결,하지만 난 작은 신호 출력 포트가 작동을 발견, 게인 너무 작습니다.그리고 이득으로 직류 청소의 이득과 동일하지 않습니다.왜냐하면 큰 sinal 모드에서 비교 작업.

 
U하기 때문에 개방형 루프에서 작동 비교기의 오후에 대해 걱정하지 않아도됩니다

 
일반적인 오픈 루프 비교기 작업시 신경 필요가없습니다.

 

Welcome to EDABoard.com

Sponsor

Back
Top