-"신호 지연을 40ms?

G

Guest

Guest
친애하는 모든

어떻게 40ms의 지연 요소를 디자인하려면?

 
이 매개 변수를 일괄 LC 지연 라인 수행할 수있습니다.지연 시간 (LC)에 의해 주어집니다 ^ 1 / 2.낮은 패스 필터로 이러한 지연 행동 라인.당신이 관심있는 어떤 특별한 드릴 수없는 주파수 대역을 지정하지 않았습니다.그러나 지연이의 40 MS와 LC 지연 라인 아마 아무 몇 kHz에서 최상의 이상의 대역폭을 가지고있다.또한 그것은 상당히 L'의 크기가 있기 때문에 큰 것입니다와 S 예
: C 오래 지연에 필요한거야.또 다른 접근 방식을 모두 누른 다음 저장할 데이터를 읽고 40 석사 나중에 다시 D 조로 / 컨버터 / D 컨버터와 디지털 메모리를 사용합니다.저기 요금 그 같은 긴 지연이 제공할 수있는 데이터를 아날로그 디바이스는 샘플입니다 지연 라인을 결합합니다.그러나 디지털 시스템은, 당신이해야 샘플 충분히 빨리 귀하의 대역폭에 대한 Nyquist 기준을 만족합니다.만약 대역폭 요구 사항이 높은 경우, 다음에도 디지털 방식 클 수있습니다 당신이 샘플을 많이 저장해야합니다.당신이 적합한 디자인을 생성할 수있습니다 전에 요구 사항을보다 상세한 설정을 지정해야합니다.

 
샤크 썼습니다 :어떻게 40ms의 지연 요소를 디자인하려면?
 
.

우리는 아날로그 신호를 저장 및 지연의 역사에
관한 흥미로운 강의를 시작할 수있습니다.일괄 처리 지연 요소 라인입니다, 그게 당신이 필요합니다 "파형을주기 위해 2 스토리지 요소와 기본 가리 킵니다.40 석사 지연 그래서, 오디오 신호를 예
: 정말 좋은 생각이이 기술을 기반으로하지 않습니다.그래서 아날로그 오디오 및 비디오 지연이 주로 자기 테이프 루프와 유사한 기술을 사용하는가.

하지만 우리는 사양을 기다려야한다.

 
아날로그 시간 지연 RC 회로를 설계하실 수있습니다.몇 가지 IC는이 모든 네트워크에서 패스를 제공하고있습니다.예를 들어, LM7121 아날로그 지연 회로를 구축하는 버퍼 역할을 LMH6628와 함께 사용할 수있습니다.데이터 시트의 8 페이지에있는 회로를 포함하고있습니다.희망이 당신을 도와줍니다.
미안하지만, 당신이 첨부 파일을 보려면 로그인이 필요합니다

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top