시프트 레지스터에 대한 코드를 작성하는 방법 아이디어를 필요

[bimsriraj]

나는 VHDL '에 새 bie 친절 시프트 레지스터에 대한 코드를 작성하는 내게 아이디어가 괭이를 제공 오전

 

[FvM]

[코드] 경우 rising_edge (CLK) 다음 SR (0 downto 7)

 

[oursriharsha]

폴리스 대학이 VHDL에서 초보자 경우 exmples 위해, U이 사이트 정말 유용하게 찾을 수 있습니다 http://www.csee.umbc.edu/help/VHDL/samples/samples.shtml