시스템 수준의 설계 및 시뮬레이션

W

walker5678

Guest
시스템 레벨 설계 및 시뮬레이션 작업을 수행하는 방법을 알고 싶다, 그리고 어떤 도구를하는 것은 일반적으로 사용됩니까? 감사합니다!
 
안녕하세요, 시스템 수준의 디자인이 가능하게 일부 HDL이 있습니다. 가장 알려져은 다음과 같습니다 SystemC, SystemVerilog 있으며, 최근 SystemVHDL. 사용 된 도구 Modelsim, 리비에라, SystemCrafter, SystemC 해방 운동 아르 + MSVC + +, ... 아무 도움이 바랍니다! 안녕히 계세요
 
그것은 모두 당신이 최대 아르 시스템의 종류에 따라 달라집니다 .. ADC를 들어, simulink는 MATLAB과 함께 처음 사용됩니다. 당신은 RF 회로 구현에 대해 깊이 이동 한 다음 verilogA를 사용하는 광고가 인기입니다. Simulink도 사용됩니다. VerilogA / AMS는 이러한 모든 가치있는 도구입니다
 
RF 시스 시뮬레이션을 위해, awr 참 잘 다음 광고입니다.
 
어떻게 통신 기반 시스템 디자인에 대해. 나는 Simulink는 최고의 하나가 될 수 있습니다 느낀다. 여러분의 의견을 제공 할 수 있습니다. 이 C-기반이나 SystemC 기반의 디자인으로 전환하는 것이 좋습니다.
 
향신료 / Hspice와 시스템 수준의 설계 및 시뮬레이션을 할 수 있습니다 있습니까?
 
이 imposible 것 같습니다. Nomarly, 시스템 레벨 확인은 매크로 셀에서 사용할 수 있지만, 향신료 시뮬레이터 장치 (실제 또는 아이디어)와 함께 작동합니다. 하지만 일부 설정 및 향신료 매크로를 구축과 함께하면, 당신은 향신료 시뮬레이터에 의한 시스템 수준에서 실행할 수 있지만 매우 복잡합니다. 일부 도구는 매크로 셀 또는 장치를 지원 할 수 있으며, 그 시스템 확인을 위해 좋은 선택이 될 것입니다. TDF.
 
나는 Simulink / MATLAB의 최신 버전이 예를 들어 유령을 사용하여, SPICE 블록과 공동 시뮬레이션을 할 수 생각합니다.
 
안녕하세요 kgl_13gl, 나는 또한 애질런트의 도구가 공동 시뮬레이션을 지원할 수 것을 발견했다. 나는 simulink / MATLAB과 아무 생각이 없습니다.
 
통신 시스템 시뮬레이션, simulink는 활용을위한 최고의 도구입니다.
 

Welcome to EDABoard.com

Sponsor

Back
Top