시뮬레이션 2006년 9:24 세그먼트화 잘못 8월

[vijay_nag]

안녕!

난 ADC가 ahdlLib에서 adc_inl_8bit 사용의 INL 조치하도록 노력하고있습니다.내 ADC는 이후 5 비트의입니다 INL 측정을위한 맞춤형 verlioga 코드.유령 때 나는 어디에 오류가 점점 상태 ( "내부 오류 시뮬레이션 오전 유령에
IC를 분석하는 동안, 변이 분석을하는 동안`트란 '를 실행 하십시요.`getSpectreFiles'발견하거나
Netlist 보내, 유령 로그 파일, 행동 모델 파일 및 그 (에서) cadence.com 지원하는 문제를 식별할 수있는 다른 정보를 표시합니다. "/ h/vijaynag/vij_ahdl/adc_inl_8bit/veriloga/veriloga.va"178 : 세그먼트화 잘못. ")
또한 위에서 설명한 것과 같은 방법을 사용하여 오류없이 성공적으로 내 ADC의 시뮬레이션된 the DNL 가지고 추가하고 싶습니다.

안부,
비제이

 

[news]

Od 1. kwietnia pakiety minut zawarte w planach taryfowych w
telefonii stacjonarnej Inea będzie można wykorzystać nie tylko na krajowe
połączenia do sieci stacjonarnych, ale również na połączenia międzynarodowe
do sieci stacjonarnych.

Read more...

 

[Guest]

[No message]