M
Mestc
Guest
안녕 모두,
여기서 만나니 반갑네!
부트 스트랩 회로를 설계할 수 Bias 시작하려면 어떻게해야합니까?누군가의 PMOS의 게이트 사이에 VSS에 모자를 추가 말해지만, 이것은 어쩌면 천천히 시작할 때 시작되지 않을 수있습니다.
난 서류와 문서를하지만 여전히 날 도울 수 nothing.who를 찾아 봤는데??
요구 사항 :
1, 부트 스트랩 시동할 때 VDD> Vsgp.(빠를수록)
2, 자동 시작 후, 시작 회로에 전류 comsumption (더) 작은 폐쇄
프로세스입니다 : 24V HV, 0.5um의 CMOS.
감사합니다!그건 그렇고, 난 중국에서, 당신과 함께 더 많은 IC 설계상의 희망입니다.
여기서 만나니 반갑네!
부트 스트랩 회로를 설계할 수 Bias 시작하려면 어떻게해야합니까?누군가의 PMOS의 게이트 사이에 VSS에 모자를 추가 말해지만, 이것은 어쩌면 천천히 시작할 때 시작되지 않을 수있습니다.
난 서류와 문서를하지만 여전히 날 도울 수 nothing.who를 찾아 봤는데??
요구 사항 :
1, 부트 스트랩 시동할 때 VDD> Vsgp.(빠를수록)
2, 자동 시작 후, 시작 회로에 전류 comsumption (더) 작은 폐쇄
프로세스입니다 : 24V HV, 0.5um의 CMOS.
감사합니다!그건 그렇고, 난 중국에서, 당신과 함께 더 많은 IC 설계상의 희망입니다.