시동 부트 현재 Bias (높은 전압 애플 리케이션)에

[Mestc]

안녕 모두,
여기서 만나니 반갑네!
부트 스트랩 회로를 설계할 수 Bias 시작하려면 어떻게해야합니까?누군가의 PMOS의 게이트 사이에 VSS에 모자를 추가 말해지만, 이것은 어쩌면 천천히 시작할 때 시작되지 않을 수있습니다.
난 서류와 문서를하지만 여전히 날 도울 수 nothing.who를 찾아 봤는데??

요구 사항 :
1, 부트 스트랩 시동할 때 VDD> Vsgp.(빠를수록)
2, 자동 시작 후, 시작 회로에 전류 comsumption (더) 작은 폐쇄
프로세스입니다 : 24V HV, 0.5um의 CMOS.

감사합니다!그건 그렇고, 난 중국에서, 당신과 함께 더 많은 IC 설계상의 희망입니다.

 

[erikl]

안녕 Mestc,
the 앨런 / Holberg 도서 Pb에 가능한 솔루션을 제공한다.,
스

pp.40 & 41의 첫 번째 챕터 (pp. 181 & 182, 아래의 PDF 파일에).

내가 저항을 최소 크기의 PMOS로 대체 될 수 있다고 생각합니다.가능한 경우, 당신을 해제할 수 @ M7에서 현재의 흐름을위한 신호 및 / 또는 M8을 활성화해야합니다.
건배, erikl
미안하지만, 당신이 첨부 파일을보기 위해서는 로그인이 필요

 

[Mestc]

Erikl, 아주 많이 도움이됩니다 귀하의 아이디어를 내게 고마워, 내가 시도 해!