시그마 델타 변조기의 아날로그 설계

[rakesh045]

나는 두 번째 순서 시그마 델타 변조기를 설계하고 있습니다. 나는 아날로그 회로에 대한 VHDL-AMS를 사용 멘토 그래픽에서 시스템 시각 도구를 사용하고 있습니다. 나의 근본적인 주파수는 320kHz이다. 나는 3stage CIC 데시 메이션 필터의 출력에서​​ 12 비트 해상도를 얻을 ~ 64 배 오버 샘플링을하고 있습니다. 두번째 주문 변조기의 나의 디자인은 같은 그림에 있습니다. 나는 아날로그 값을 가진 큰 어려움에 직면하고 있습니다. 비록 저항이나 커패시터 값에 약간의 변화 제 변조기 출력은 크게 다양하고 때로는 시뮬레이션 DAC 부분에서 제로 지연 oscillations의 존재를 알리는 오류 메시지와 함께 중지됩니다. 왜 디자인은 너무 불안정? 누군가가 나를 도와 드릴까요?? 이 변조기 부품 내 디자인의 첫 번째 모듈이고 여기에 오류가 나의 전부 디자인이 잘못된 것입니다 [크기 = 2] [COLOR = # 999999] 이시간 13분 후 올린날짜 : [/ 색상] [/ 크기] 다른 사람이 답변을합니까? 는 매우 시급하고 내가 여기 우둔입니다 ...

 

[rfsystem]

당신이 간단한 뚜껑 C2를 누전 있습니다. 이것이 유용한 회로 건설이 아니라고 생각합니다. 나는 DAC의 의견은, "/ D"- 기호로 표시 것을 믿어요해야 찢다 두번째 / B] 저항 'R2'운전 두 통합의 두 가상 부지. 나는 오류 메시지가 짧은 캡 관련되어 있다고 가정합니다. 희망 그것은보다 유용한 회로와 함께 사라지다.