N
nxing
Guest
안녕하십니까,
내가 설계 오전 당 파이프라인 ADC를 1.5bit 무대와 역동적인 비교를 사용하겠습니다.비 - 제대로 운영을위한 시스템은 두 개의 중복 시계했다.그러나, 나는 어떻게 래치 / 비교를위한 리셋 신호를 생성해야할지 모르겠다.아무도 나한테 충고 하나 할까?거의) 버클리에서 토마스 조 논문의 구조는 다음 (제 systme입니다.
감사합니다
내가 설계 오전 당 파이프라인 ADC를 1.5bit 무대와 역동적인 비교를 사용하겠습니다.비 - 제대로 운영을위한 시스템은 두 개의 중복 시계했다.그러나, 나는 어떻게 래치 / 비교를위한 리셋 신호를 생성해야할지 모르겠다.아무도 나한테 충고 하나 할까?거의) 버클리에서 토마스 조 논문의 구조는 다음 (제 systme입니다.
감사합니다