시계 Reconvergence

  • Thread starter spartanthewarrior
  • Start date
S

spartanthewarrior

Guest
안녕 모두, 모든 신체 시계 reconvergence의 원인은 무엇이며 어떻게 디자인에 영향을 않고이 문제에 대한 Wht의 솔루션을 알 수
 
시계를 다시 융합은 두 개의 다른 도메인을 수렴 디자인 한 지점에서 발생하는 경우 신호를하는 동안 큰 문제입니다. 예를 들어 우리가 시계를 1 클럭입니다 flop1에서 발생하는 하나의 신호 sig1있다는 것을 가정합니다. 시계 2 클럭입니다 플롭 flop2에서 발생하는 다른 신호가 sig2있다. 우리 둘 다 신호가 sig1과 sig2 및 게이트에서 수렴하고 있다고 가정하자. 즉, Y = sig1 & sig2. 둘 다 시계 시계 1 시계 2 asynchornous있다면 언급한 바와 같이 허위의 높은 가능성이있다 그리고 게이트에서이 사건의 융합 지점 즉시 결함되는 생성 또는 트리거 ... 솔루션은 desitination 클럭 신호 즉 sig2으로 수렴하기 전에 대상 클럭 도메인 즉 clk2에 신호를 sig1 동기화할 것입니다. 이렇게하면 쿼리를 명확히 희망을 ..
 
브이 synchroniser 대신 선입 선출을 사용할 수 있습니까?? 칼을
 

Welcome to EDABoard.com

Sponsor

Back
Top