시계 gatting은 무엇입니까?

[naveen_zs]

간단한 게이트 참고 : 어떻게 시계 gatting 게이트 (NAND 예에 대한) 사이 differer을 할 수있는 전 합성에 synopsys DC 도구를 사용한 적이있다면

 

[viju]

라이브러리는 클럭 게이팅 셀있다면 안녕하세요 Naveen은 다음 DC는 (귀하의 합성에 시계 게이팅를 사용하는 경우) 자동으로 클럭 게이팅을 추측할 수 있습니다.

 

[naveen_zs]

[인용 = viju] 안녕 Naveen, 라이브러리는 클럭 게이팅 셀을 가지고있다면 DC는 (귀하의 합성에 시계 게이팅를 사용하는 경우) 자동으로 클럭 게이팅을 추측할 수 있습니다. [/ 인용] 덕분에 난 그냥 아주 명확하게 내 질문을 삼가해 Viju (나의 의심은 PT - STA에서 보고서를 분석이다) 나는 30 + NS (12 NS 내 디자인 - 시계 기간)의 위반을보고 난 이미 태평양 표준시에서 gatting 시계를 전환할 때, 어떻게 그 유효 여부를 해석할 수

 

[HolySaint]

고속 셀 그냥 내 생각 클럭 게이팅를 설정하지 말아야하므로 시간 지연을 생성할 수 있습니다