시계를 입력 인식할 수 없다

[EDA_hg81]

나 FPGA를 3 스파르타의 사용이다.

대답 (GCLK) 시계를 입력 핀을 나타납니다.

난 시계를 입력 확인 해봐야 사용 범위를, 그것은 좋은 것 같은데.

그런데 왜 FPGA가 시계를 입력 수 없습니다 알아보시겠습니까?

코드는 다음과 같은 :그때면 (CLOCK'EVENT 및 클럭 = '1 ')종료면;설정하는 경우에는 적절한 그것은에 FPGA를 설정할 필요가 가능합니까?

모든 아이디어에 감사드립니다. [/ u]

 

[ankit12345]

답변 내용을 좀 더 필요합니다

 

[Guest]

[No message]

 

[EDA_hg81]

내가 무슨 시계를 적절한 얻는 한 수 FPGA를 사용하는 경우 확인 위의 코드.

하지만 잘 안 및 입력 클럭 것 같아.

난 정말 잘못된 생각을 할 수 없을까요?

모드가 제대로 작동 중 그래서 난 종류 아래에 필요가 스파르타의 3면 생각을 설정할 수 있습니다.

는 I / 입력 클럭에 O를 은행과 3.3V이다.

문제를 마 표준 당신 생각은 입출력?

감사합니다.

 

[alt007]

안녕하세요
난 그걸 느낄 포트 클럭 입력이 핀 할당을 위해 /는 그것을 확인하기 clock.Please 역시 뭔가를해야만 입력이 잘못 매핑하는 동안 하시다면 포트.
고려
alt007

 

[bansalr]

보고서를 chcek 합성.디자인 희망입니다 포트가 unsued 또는 사용되지 않습니다 시계.

경로를하면 포트 u는 가지고 디버그 내부 시계와 확인하시기 바랍니다.

 

[EDA_hg81]

난 시계의 입력 레벨을 발견 5 근처 베로니카

또는하지 입출력이 문제에과 3.3V?

내 생각과 3.3V 지혜는 5V 입력이 호환됩니다.

 

[melc]

EDA_hg81 작성 :

전 입력 클럭의 레벨을 발견 5 근처 베로니카입출력과 3.3V 또는 안와 함께이 문제?나는 5V 입력 호환 지혜의과 3.3V라고 생각합니다.

 

[EDA_hg81]

나는 또한 소음을 확인 지상.의 소음 정상은 100mV이다.

3 마 스파르타의 생각에)이 1.2V (소음이 큰만큼 공급을 중단 핵심 전력?

spartan3 경우 입력 전압, 레벨은과 3.3V (LVTTL 또는 다른 입출력과 3.3V standrad) 방법을 그들에게 어떤 인식됩니다 갈 수 있습니다.

맞지?등록일 분 후에 44 :제가 잘못 찾았 밖입니다.

리셋으로 사용 높이 때문에 그들은 3 스파르타,하지만 난 휴식으로 낮은 사용할 수 있습니다.

그래서 난 DCM을 재설정 유지했다.

제안을 주셔서 감사합니다 당신에게 모든 걸과 주말을 가지고 좋은.