시간 데이터 형식은 시스템 verilog 4 주 이유?

[yourcheers]

어떤 몸이 TIME 데이터 유형의이 시스템 verilog에서 4 주 이유에 대한 생각을 갖고 있습니까. 는 "논리", "등록 번호"& "정수"4 주를하는 것이 합리적이다. 그러나 왜 TIME?

 

[dave_59]

시간 데이터 형식은 등록에 대한 동의어입니다 [63:0]이는 4 주 값을 가지고는 Verilog에 정의 된 방법입니다. 원래 시간 와 정수 그 구현은 특정 구현에 대한 최적했다 크기를 선택할 수 있도록 해제 크기 였지만, 나중에 IEEE에서 64 비트에 고정되었다. SystemVerilog는 2 주 값을 도입하지만, 시간 에 대한 이전 버전과의 호환성을 이유로의 정의를 변경할 수 없습니다.

 

[yourcheers]

안녕 데이브 리치, 설명을 주셔서 감사합니다. 만 SV의 발전을 목격 사람들이 답을 할 수 있습니다. 도움을 주셔서 감사합니다.