Z
Zhane
Guest
어떻게 내 스파르타의 모든 8ns에서 샘플을 채취 상태 선발 보드로 만들 수 있죠?
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
N
news
Guest
<a href="http://www.komputerswiat.pl/nowosci/wydarzenia/2011/05/empik-i-merlin-razem---uokik-mowi-nie.aspx"> <img align="left" src="http://www.komputerswiat.pl/media/2011/35/1715079/dil-zaj.jpg" /></a> Wygląda na to, że nie dojdzie do połączenia sił Empiku i Merlina. Wydawcy mogą odetchnąć z ulgą.<img width='1' height='1' src='http://rss.feedsportal.com/c/32559/f/491281/s/127e6fa1/mf.gif' border='0'/><br/><br/><a href="http://da.feedsportal.com/r/94371520521/u/0/f/491281/c/32559/s/127e6fa1/a2.htm"><img src="http://da.feedsportal.com/r/94371520521/u/0/f/491281/c/32559/s/127e6fa1/a2.img" border="0"/></a>
Read more...
Read more...
E
echo47
Guest
당신은
무엇을 샘플링하는 말을하지 못했지만, 당신이 번식의 주파수 합성기 (CLKFX 출력)을 구성하여 HDL을에있어 DCM (디지털 시계 매니저), 그리고 인스턴스로 125 MHz 이상 (8ns) 클럭을 생성할 수있는 이사회의 50 비율이
5 / 2로 MHz의 클럭.
무엇을 샘플링하는 말을하지 못했지만, 당신이 번식의 주파수 합성기 (CLKFX 출력)을 구성하여 HDL을에있어 DCM (디지털 시계 매니저), 그리고 인스턴스로 125 MHz 이상 (8ns) 클럭을 생성할 수있는 이사회의 50 비율이
5 / 2로 MHz의 클럭.
Z
Zhane
Guest
내가 샘플을 위해 노력하고있어 PC의의 LPC 버스
난 아주 이번에
새로 온 사람이고 정말 당신이 무슨 말을하는거야 분명하지
내가 어떻게 할 수 있습니까?
난 아주 이번에
새로 온 사람이고 정말 당신이 무슨 말을하는거야 분명하지
내가 어떻게 할 수 있습니까?
Z
Zhane
Guest
난 마법사 Clocking the있어 DCM을 시작하는 데 사용
내 OUTCLK 포트에 CLK2X_OUT 할당할 때, 아무 것도 볼 때 ModelSim에서 시뮬레이션할 couldnt.하지만 내가 대신 CLK0_OUT, 파도를 볼 수있습니다 ... 할당곧 정상 궤도에 내가?
미안하지만, 당신이 첨부 파일을보기 위해서는 로그인이 필요
내 OUTCLK 포트에 CLK2X_OUT 할당할 때, 아무 것도 볼 때 ModelSim에서 시뮬레이션할 couldnt.하지만 내가 대신 CLK0_OUT, 파도를 볼 수있습니다 ... 할당곧 정상 궤도에 내가?
미안하지만, 당신이 첨부 파일을보기 위해서는 로그인이 필요
E
echo47
Guest
아주 잘 읽었지만, VHDL 코드를 확인하지 않는 모습.괜찮아, 날 위해 잠긴 신호를 제외한 시뮬레이트.
당신과 함께 낮은 경우가
항상 문제가되고, 그것을 ISE 10.1 알려진 버그의 : 잠겨
http://www.xilinx.com/support/answers/30812.htm
미안하지만, 당신이 첨부 파일을보기 위해서는 로그인이 필요
당신과 함께 낮은 경우가
항상 문제가되고, 그것을 ISE 10.1 알려진 버그의 : 잠겨
http://www.xilinx.com/support/answers/30812.htm
미안하지만, 당신이 첨부 파일을보기 위해서는 로그인이 필요
Z
Zhane
Guest
흠
IM을 사용하여 9.2i
그때는 ... 무엇을 잃어버린 것 같다 내 clk2x_out 대해 할 수 있습니까?
IM을 사용하여 9.2i
그때는 ... 무엇을 잃어버린 것 같다 내 clk2x_out 대해 할 수 있습니까?
E
echo47
Guest
나도 몰라.어쩌면 당신의 시뮬레이터 9.2i 또는 버그가있다.ISE의 최신 서비스 팩을 설치했는지.있다면, 그 자일링스의 승인의 버전을 사용해야합니다 ModelSim을 사용하는 (비록 제가 이내) 문제를
서로 다른 버전을 사용하지 않습니다.
서로 다른 버전을 사용하지 않습니다.
Z
Zhane
Guest
이상한 ...
그것이 갑자기 변화가 아무것도
그때 일을 몇 번 그 일을 후최고 50MHz로있을 때 어떻게 내가 내 CLK
밤은 너무 지정된 와서?
무엇 clk2x 광장 파도 스파이크 전에 무엇입니까?
그것이 갑자기 변화가 아무것도
그때 일을 몇 번 그 일을 후최고 50MHz로있을 때 어떻게 내가 내 CLK
밤은 너무 지정된 와서?
무엇 clk2x 광장 파도 스파이크 전에 무엇입니까?
G
Guest
Guest
미안하지만, 당신이 첨부 파일을보기 위해서는 로그인이 필요
E
echo47
Guest
간헐적인 소프트웨어.오 기쁨.
당신 시계는 5 MHz의 50 MHz의 대신이 될 것으로 보인다.나도 왜
그런지 모르겠어.아마 파일 main_tbw.tbw 관여하지만, 어떻게 사용해야할지 모르겠다.난 Verilog testbench와 클럭 생성합니다.
the있어 DCM 전에 자물쇠, 글리치 및 기타 못생긴 펄스를 출력할 수있습니다.그렇다면,이 잠겨있어 DCM의 출력 신호에 대한 읽기, 그리고 당신의 슬픔 STARTUP_WAIT 속성 발생합니다.
당신 시계는 5 MHz의 50 MHz의 대신이 될 것으로 보인다.나도 왜
그런지 모르겠어.아마 파일 main_tbw.tbw 관여하지만, 어떻게 사용해야할지 모르겠다.난 Verilog testbench와 클럭 생성합니다.
the있어 DCM 전에 자물쇠, 글리치 및 기타 못생긴 펄스를 출력할 수있습니다.그렇다면,이 잠겨있어 DCM의 출력 신호에 대한 읽기, 그리고 당신의 슬픔 STARTUP_WAIT 속성 발생합니다.
Z
Zhane
Guest
내 테스트 벤치에 .. 나중에 어떤 값을 변경 및 제 변경된 클럭.나는 그 이유가
아닌가 싶어요.
어쨌든 고맙습니다
아닌가 싶어요.
어쨌든 고맙습니다