수준> 레이아웃에 영향을 무엇을 기반으로 전력 손실을?

W

wolfrain

Guest
과 땅 앰프에서 일을이 순간 나는 레이아웃을 성공적으로 기생도 함께 정맥 주사를 통해이 사라 졌어요.그것은 설계도를 함께 잘 작동.

지금은 낭비를 전력 오전 생각.진짜보기의 전력 소실 점에 문제?는 첫 번째에 지금 내가 가진 한 버전은 단지 문제를 전원 영역을 생각하지 않고 물건의 전체를 최소화합니다.하지만, 땅 등 원하는 구현하는 것 다른 방법으로 앰프와 아마, 완료 전 그냥 디자인보다는 현재에 대한 더 낮은 전력.

지금까지 제가 버전을 오전 두 번째 여전히까지, NMOS PMOS 생각하는 방법을 주선 위치의 이러한 모든 빌드하는 콘덴서, 저항,.하지만 아직 더 생각이야.

그럼, 좋은 아이디어??

미리 감사드립니다.

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="미소" border="0" />
 
권력에 대한 낮은.난 레벨 레이아웃에서 일을 우리가 할 수없는 것들이 크다고 생각에는.improvment 좀 모자를 줄 수 있습니다 기생하려면 minish지만, 여전히 하찮은.그래서 계정 전원이 고려됩니다 낮은 것 sechmatic이 있으면 수정해야합니다.

구성 요소를 위해 준비.나) 신호 또는 동적 (생각 피하는 누화를 사이에 교류 신호가 가장 중요합니다.

그냥 좀 미숙한 조언.

 
디자인 있지만 조심 아날로그하는 열쇠 레이아웃,하지만 대한 컨텍스트 스타일 시계 라우팅, 논리보다 제가 특별한 기술 생각에 대한 전력 평가 기준면 바탕에별로 적용 기본적 예하는 지점 등을 기반으로 논리.감사합니다

 
wolfrain 작성 :

...
이러한 모든 PMOS, NMOS,의 위치를 정렬하는 방법에 ...
 
감사합니다 ~ 모두에게

나는 그것을하려고합니다

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="미소" border="0" />
 
죄송 한데요, 제가 질문이 있어요 다른 바보.

전 구성 요소 노력의 가치를 쓸어, analoglib 가자의 rpolyh으로부터 말.rpolyh 위해, 우리는 저항을 가지고, 넓이와 길이.순간이, 내가 바라는 내가 뭐하는 rpolyh 필터를 사용하여 땅 앰프 및 cpoly, 그리고 어떤 저항을 쓸어 파라메 트릭 분석을 운영합니다에 rpolyh, 위해 내가 어떤 유일한 싶어요.하지만 후, 옵션을 넣어 pPar을 ( "연구에서")의 속성 - 저항 분석을 실행하고 결과를 플롯, 각선미는 동안 변경되지 표시 할 수 rpolyh 가정 너비 및 lengh 내가 어떤, 같은 파라메 트릭 변경 가치 분석, 비록 저항.<img src="http://images.elektroda.net/57_1261869325_thumb.png" border="0" alt="What affect the power dissipation based on layout level?" title="전원 낭비를 레이아웃 수준에 따라 영향을 뭐?"/> 아, 하나 더 질문입니다.면 규격을, 어떤 충족 내 프로젝트 원하는 최적의 전 저항 및 커패시턴스, 두 가치와 크기, 어떤 레이아웃 디자인 크기의 총 수 감소, 어떻게 커브 크기 위해 할 값을 대 같은 분석과 줄거리가 무언가를, 그리고 오는 원하는 최적의 포인트 내가 둘 다 만족 무슨.

사전에 감사합니다.
감사합니다
wolfrain

 
wolfrain 작성 :

rpolyh 위해, 우리는 저항을 가지고, 넓이와 길이.
이 순간, 나는 땅 필터 앰프 및 rpolyh과 cpoly을 사용하여 내가 원하는를하고있는 중이야 rpolyh에 파라메 트릭 분석, 어떤위한 전 단지 청소에 저항을 원하는 작동하는 것입니다.
하지만 후에 ( "연구")의 등록 정보에서 - 저항 옵션 pPar 넣어 분석을 실행하고 결과를 플롯, 곡선, 어떤 나는 동안 변경하지 너비와 rpolyh의 lengh 쓸만 동일하게 나타나는 파라메 트릭 저항 값이 변경지만 분석.
 

Welcome to EDABoard.com

Sponsor

Back
Top