-"수있는 디지털 DLL을 Verilog HDL을 사용하는 사람이 아이디어를 공유하고

[Guest]

하이,

난 디지털 지연 루프를 Verilog HDL을 사용하여 잠겨 있지만, 내가 어떤 전체를 시뮬레이션을 Verilog HDL을 사용하여 이루어집니다 대한 참조를 얻을 수 종이 아니 일하고있습니다.그래서 FPGA를 키트에 난 할 수 퓨즈가 그것을 또는 ASIC 설계 performe.

그들이 얘기 해달라고 일부 신문들은 어떤 도구를 설계 simualted.일부 회로를 디지털 회로 있지만 일부 모듈은 아날로그 또는 회로 수준에서 주어진 위치로 주어집니다.
주시기 바랍니다 종이 또는 날 도울 수 아이디어를 보내주시기 바랍니다.

 

[Guest]

[No message]

 

[Guest]

안녕,

DLL을 업계에 새로 난 DLL을 설계 및 인터넷에 자사의 개념에 대한 많은 정보를 얻을 수 할겁니다.그래서 시간이 좀 걸릴 및 DLL에 대해서는 우리에게 많은 도움이됩니다 귀하의 지식을 게시하시기 바랍니다 ...
미리 감사드립니다.