소개 DNL 문제

H

hanklu

Guest
내가 볼 DNL
부터 http://www.aicdesign.org/bio.html 데이터<img src="http://xs42.xs.to/pics/05334/qu22.jpg" border="0" alt="About DNL problem" title="소개 DNL 문제"/>그리고 그가 말씀
차동 Nonlinearity은 (DNL) 레벨 간의 인접 분리의 측정입니다
) 또는 측정에서 각 수직 단계 (% LSB가.
DNL = (dcx - 1) LSBs
LSBs 어디에 수직 단계에서 실제 크기입니다 dcx가.

하지만 난 다른보고 다른 하나는 이미지가
그것은 이렇게
난 그 녀석과 혼란의 다른 하나의 수평 및 수직
어느 맞지?
미안하지만, 당신은 첨부 파일이 필요합니다 보려면 로그인을에

 
안녕하세요,
중요한 요점은 mesurement에 모두 수직과 수평 같다는 "최대 DNL".
행운을 빌어
걸음마하다

 
바로 두번째입니다 생각합니다.

교육부 및 DNL은 아날로그 신호에 정의된 부분입니다.

 
왜 동일 그들은?수있는 어느 누가 그것을 설명할 수 있나요?

 
DNL은 DAC에 신호 출력을위한 ADC 및 아날로그 신호 그럴만도 아날로그 입력과 관련.그)이 같은 이유 (수 파벌 번호 수 DNL은 0.7LSB.따라서 두 번째 계획을 사용해야합니다.

 
첫째 잘못이고, 두 번째는 오른쪽이다.해당 코드는 물리적인 의미가 없다는 차이 beteen의, 그들은 가치가있다 돌풍 번호 물리적없이.

 
에서 마틴의 책away from 1LSB (typically, gain and offset errors have been removed).

DNL)이 제거된 오류가있다 오프셋입니다 정의된대로 및 유사 콘텐츠에 아날로그 단계 크기
떨어져 1LSB, 일반적으로 (게인.

 
거기 DNL 다른 defination의 두 사람;
하나는 회로의 크기 - 1LSB)로 DNL의 단계를 정의 (최대
나머지는 (줄 모든 DNL로의 defination을 setp에게 단계 크기 1LSB)

그들에 같은 본질적으로!

 
에는 정의가 둘이 아니, 그건 두 번째는 단 하나,.다른 하나는 최대 DNL 호출됩니다.에서) 시트 (그것은 칩을 진정한 특징들은 때 불구하고 사람들이 잊지에서 최대 가끔 넣어 앞에서.

 
두 가지 방법이 DNL을 quntify 확인을하고 있습니다.오직 diffrence 레벨입니다 먼저 줄거리에 신중한 당신만이 할 수 계량.어디로 두 번째에 당신은 또한 DNL을 quntify 분수하실 수 있습니다.이제 선택은 하나는 당신의 두 번째 내가 선호합니다.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top