설계"VHDL

R

reninroy

Guest
난, ModelSim v6.2에서 명령을 to_stdlogicvector에서 일부 문제를 보여주는 그것을 시뮬레이션하는 동안의 PCI 코어를 사용하고있습니다."오류 메시지 중 하나 to_stdlogicvector 비트 벡터 또는 logicvector입니다. PLZ 내 사전에 ....이 problem.thanks를 해결하는 데 도움이

 

Welcome to EDABoard.com

Sponsor

Back
Top