설계"VHDL

[clsfox]

내가 Spartan3E FPGA를 위해 DCT 코어 합성에 다음과 같은 문제가 필요합니다 :

핵심 DCT 계수에 대한 Rom에 사용하여 다음과 같이 그들을 계산합니다.

ROM_TYPE 형식 배열입니다 (0 (2 ** ROMADDR_W) -1)로
STD_LOGIC_VECTOR의 (ROMDATA_W - 1 downto 0);
상수 ROM과 : ROM_TYPE : =
(
(다른 분들에게도 = "'0 '),
std_logic_vector (AP
= 연합 뉴스) (ROMDATA_W - 1 downto 0),
std_logic_vector (AP
= 연합 뉴스)
std_logic_vector (AP
= 연합 뉴스 AP
= 연합 뉴스)
std_logic_vector (AP
= 연합 뉴스)
std_logic_vector (AP
= 연합 뉴스 AP
= 연합 뉴스)
std_logic_vector (AP
= 연합 뉴스 AP
= 연합 뉴스)
std_logic_vector (AP
= 연합 뉴스 AP
= 연합 뉴스 AP
= 연합 뉴스)
std_logic_vector (AP
= 연합 뉴스)
std_logic_vector (AP
= 연합 뉴스 AP
= 연합 뉴스)
std_logic_vector (AP
= 연합 뉴스 AP
= 연합 뉴스)
std_logic_vector (AP
= 연합 뉴스 AP
= 연합 뉴스 AP
= 연합 뉴스)
std_logic_vector (AP
= 연합 뉴스 AP
= 연합 뉴스)
std_logic_vector (AP
= 연합 뉴스 AP
= 연합 뉴스 AP
= 연합 뉴스)
std_logic_vector (AP
= 연합 뉴스 AP
= 연합 뉴스 AP
= 연합 뉴스)
std_logic_vector (AP
= 연합 뉴스 AP
= 연합 뉴스 AP
= 연합 뉴스 AP
= 연합 뉴스)
등등 .......AP
= 연합 뉴스 상수 :

상수 AP
= 연합 뉴스 : (ROMDATA_W - 1 downto 0) : = "00"& "010110101000"서명한;

AP 통신은 어떻게 잘라야 할 수 AP
= 연합 뉴스 14bits typecasting 필요한 명령을 안으로?문제는 추가 AP
= 연합 뉴스 AP
= 연합 뉴스, AP
= 연합 뉴스 AP
= 연합 뉴스 AP 통신 등 핵심 오버플로 "14bits 및 합성되지 않을 수있습니다.

어떤 아이디어가 누구?

 

[shawndaking]

내가이 사건을하면 타이어에 대한 더 큰 튜브에 맞추려고하는 생각합니다.

 

[Guest]

[No message]

 

[clsfox]

당신이 좋아하지만이게 그 핵심 DCT 준비가되어 www.opencores.org에서 확인 및 주문 제 프로젝트를 조정하는 건 합성려는 내 코드가 아닙니다.그래서 내가 물어 나야.아마도 누군가 typecasting 이런 종류의 발생 및 솔루션을 제안하고있다.

 

[shawndaking]

물론이 경우에는 내가 할 잘라내기, 함수를 사용하고 내 패키지에 넣어.

 

[fvm]

알아요,하지만 노력하지 않았어 거기에 크기에 몇 가지 옵션이되어야 상수 :과 마스크, conv_unsigned () 모드 연산자, 사용자 정의 함수.