설계"VHDL

[jerins]

하이 친구
내가 pci9054 난 기사를 쓰는 장치를 생성하고 싶은, 그것에서 칩 선택 신호 그것에 대해 avhdl 코드를 썼습니다. 그것은 있지만 혹 컴파일 오류가 발생 포기하지 않는 신호 수있는 하나의 내 코드를 수정할 수있습니다 생성합니다. 제가 쓰기를 생성하려면 지정된 클럭 가장자리 칩 선택 신호와 몇 가지 사전 정의된 기간 PLZ 도움.난 여기 내 VHDL 코드를 추가시
감사합니다- 맥스 더하기 2 VHDL 예제
- 전환 기능
- 저작 권자 (c) 1994 알테라 코퍼레이션

---------------------------------------------
- 모듈 : PCI9054 인터페이스 모듈
- 파일 : PCI9054_IF.vhd
- 도서관 :는 IEEE;
- 설명 : PCI9054 인터페이스 컨트롤러
- 시뮬레이터 : MAX는 더하기 2 / WindowsXP
- 합성기 :
- 저자 : jerins
- 만든날짜 : 2008년 4월 12일
- 마지막 업데이트 : 2008년 5월 12일
---------------------------------------------
라이브러리는 IEEE;
사용 IEEE.STD_LOGIC_1164.ALL;
사용 IEEE.STD_LOGIC_ARITH.ALL;
사용 IEEE.STD_LOGIC_UNSIGNED.ALL;
---------------------------------------------

엔티티 PCI9054_IF입니다
포트 (
CLK : std_logic에;
LHOLD : std_logic에;
ADS_N : std_logic에;
라 : std_logic_vector (1 downto 0);
LHOLDA : 아웃 std_logic;
WR_n : 아웃 std_logic;
고객 서비스 : 아웃 std_logic;
CNT의 : 5 inout 정수 범위를 0 0
);
끝;

건축은 RTL PCI9054_IF입니다
유형 COUNT_TYPE (FALSE를)은 TRUE;
신호 개수 : COUNT_TYPE;시작

- 그랜트는 로컬 버스 요청
X1은 : (CLK) 프로세스
시작
만약 (CLK'event와 CLK = '1 ') 다음
LHOLD = '1 '을 클릭한 경우에는
LHOLDA "LHOLD =;
그 밖의
LHOLDA "= '0 ';
최종면;
최종면;
최종 처리 X1은;

- 클럭 카운터

X2는 : (CLK) 프로세스
시작
만약 (ADS_N = '0 ') 다음
만약 (라 = "11") 다음
COUNT 개의 "= TRUE로;
그 밖의
COUNT 개의 "= FALSE로;
최종면;
최종면;
만약 (COUNT 개의 =) 다음 TRUE로
CNT의 "= CNT의 1;
최종면;
최종 처리 X2는;

- 차세대 신호X3는 : (CLK) 프로세스
시작
만약 (COUNT 개의 =) 다음 TRUE로
CNT의 경우는

때 1 = "
CS를 "= '0 ';
때 3 = "
WR_n "= '0 ';
사람이있을 땐 = "
CS를 "= '1 ';
WR_n "= '1 ';
결국 사건;
최종면;
엔드 프로세스를 X3는;
결국은 RTL;

 

[Guest]

[No message]

 

[radar08]

2 : 프로세스 (CLK) --- 민감하지만 당신은 프로세스에서 사용 donot.
시작
만약 (ADS_N = '0 ') 다음
만약 (라 = "11") 다음
COUNT 개의 "= TRUE로;
그 밖의
COUNT 개의 "= FALSE로;
최종면;
최종면;
만약 (COUNT 개의 =) 다음 TRUE로
CNT의 "= CNT의 1;
최종면;
최종 처리 X2는;

- 차세대 신호X3는 : (CLK) 프로세스 --- 민감하지만 당신은 프로세스에서 사용 donot.
시작
만약 (COUNT 개의 =) 다음 TRUE로
CNT의 경우는

때 1 = "
CS를 "= '0 ';
때 3 = "
WR_n "= '0 ';
사람이있을 땐 = "
CS를 "= '1 ';
WR_n "= '1 ';
결국 사건;
최종면;
엔드 프로세스를 X3는;
결국은 RTL;