설계"VHDL,

[Bond_2007]

안녕하세요,

나는 다음과 같은 경우 문을 사용하고 싶습니다 :

test_bits <bit1,bit0>

사례 00 :
7 높은 PIN을 확인 아이오와 출력.
사례 01 :
8 높은 PIN을 확인 아이오와 출력.

만약의 경우 00 만났있다 아이오와 PIN을 7 일 체류 예정 높은 경우에도 01를 실행하는 경우에는 높은 무엇입니까?이 작업을 걸쇠가 있나요?

내가 CPLD의에게 어떤 도움을 고맙게 새로운입니다.

- B 호

 

[Guest]

[No message]

 

[nand_gates]

통해 UR 그래, 맞아!이것은 모두 PIN7와 PIN 8 래치가 생성됩니다
때문에 이러한 핀을에 드라이브에 어떤 값을 지정하지 않았습니다
가능한 모든 조건 하에서!

 

[Bond_2007]

다른 입력 크게 감사합니다.

- B 호

 

[vlsi_whiz]

위에서 말한 바와 같이, 코드가 두 개의 래치가 높아집니다.다음 코드 구조를 사용하여 걸쇠를 피하려면 :

코드 :test_bits <bit1,bit0>사례 00 :

7 높은 PIN을 확인 아이오와 출력.

8 PIN을 확인 아이오와 낮은 출력.사례 01 :

8 높은 PIN을 확인 아이오와 출력.

7 PIN을 확인 아이오와 낮은 출력.