설계"Verilog

[choonlle]

방법론 :
방법 1 : 스트레이트 프로젝트를 마
Metohd 2 : 학습 Verilog 문법 첫번째 ... 장에 한 걸음, 한 걸음 장
방법 2 방법 3 : 작업 및 방법 1로 이동합니다.어느 쪽이 더 나은 방법 중 하나입니다 3, 위의?
제발 .. 몇 가지 충고

산업 디자인에 실용적이어야합니다.얼굴에 약간의 문제가, Verilog 빨리 배우고 싶어!에 의해,
choonlle

 

[sheik_vb]

더 나은 방법 3 ..................입니다

 

[zeeshanzia84]

당연히 세 번째 방법은 분명 하나입니다!
다음 중 하나는 좋은 책을 쉽게 Verilog HDL을 (사미르 Palnitkar) 2 버전입니다.
마침 처음으로 7 장 (각각 alongwith excercises의 모든 중 하나) - 이것은 덜 5 일 하루 3 시간 ... 함께 할 수있는

그런 다음에 프로젝트로 이동하실 수있습니다.

희망이있습니다!

 

[mrtang]

나도 그렇게 생각
방법 3, 아마도 당신을 위해 좋다

 

[Guest]

[No message]

 

[alpeshchokshi]

Verilog 기본적을 C, 그래서 만약 당신이 C는 정말 쉽습니다 알고 배우는 Verilog와 동일하다
최대 여러분의 프로젝트 요구 사항에 따라 ..뿐만 아니라, atleast 그리고 발굴 언어의 일부 개요를 얻을.먹으렴 내가 생각하는 가장 좋은 방법

 

[jarodz]

HDL을 자사의 이름처럼 디지털 회로를 설명하는 언어입니다.당신은 Verilog의 문법에 익숙한 후, 당신은 작은 코드 sythesis 그것을 작성하려고 할 수있습니다.이것은 당신이 무엇을 쓸 회로입니다 느낌이 나가자.특히, 어떻게 조합 회로와 플립플롭을 설명하는 법을 배워야했다.최고의 이해를 위해, 당신은 다른 설명에서와 같은 회로를 구현하려고 할 수있습니다.합성 도구 (직류, RC)의 문서가 매우 synthesiable 좋은 설명을 배울 수있습니다.이건 내 실험입니다.그것도 도움이됩니다.

감사합니다,
재로드