설계"VCO는

[hakihaki]

안녕

내가 현재의 편견 (cascode 전류 미러) 복제를 사용하는 VCO를 설계거야.

하지만 지금은 (현재로드 - 레귤레이터를 설계하게 될 1 ~ 2mA) VCO는 위상 잡음을 개선했다.

제가 질문이있습니다.어떤게 좋을까 VCO는 위상 잡음?더 나은 바로 그 레귤레이터 VCO는 위상 잡음이 그것인가?

감사합니다

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="아주 행복한" border="0" />

 

[Guest]

[No message]

 

[mengcy]

당신이 VCO는 위상 잡음을 개선 할 필요가 없어

 

[vfone]

물론, 바이어스 회로를 귀하의 VCO는 위상 잡음 영향을 미칠 수있습니다.

거기에 특정 규칙을하지 않습니다.간단한 바이어스 다이오드는하지만, 통합 레귤레이터는 트랜지스터의 수만을 사용하여보다 더 많은 노이즈를 생성할 수 있으며, 다른 방법이 될 수있습니다.

소음 바이어스 회로에 의해 생성된 출력 임피던스에 의해 제공되는 필터링에 의해 의존 및 이득 및 내부 구성 요소의 소음이있습니다.