설계"PLL은

L

liuyonggen_1

Guest
내가 PLL이 분야에서 초보자입니다

누군가 날 트랜지스터 수준의 PLL을 설계 PFD, OSC 등등과 같은 몇 가지 서류를 보여줄 수 있을까?
고마워!

 
친애하는 liuyonggen_1 :

당신은 그것을 참조할 수있습니다.

mpig
미안하지만, 당신이 첨부 파일을 보려면 로그인이 필요합니다

 
안녕

검색의 IEEE 및 논문을 많이 찾아야만한다.
난 여기를 걷어차 시작하는 당신을 위해 몇 가지 첨부

"5 자물쇠 110Mhz 프로세서에 대한 범위와 PLL은 클럭 생성기", 아이오와 영, 1992
"에너지 효율 광범위한 PLL은"TC를 대만, 2002
"낮은 지터 및 프로세스 독립적인 DLL 및 PLL을 기반으로 자체"기술 편견, 제이 Maneatis, 1996 (1 PLL은 골든 신문)
"2 - 5GHz 낮은 지터 동적 전류와 일치하는 차지 펌프 및 노이즈"루프 필터 attenuating와 0.13um의 CMOS PLL은, 대답 맥심, 2004
"디자인 1GHz의 차 세대 디지털 시계, W. 리, 1999 년 루프 잠겨 낮은 지터의

 
미안하지만, 당신이 첨부 파일을 보려면 로그인이 필요합니다

 
VCO는 사람에 대한 위상 잡음에 대한 몇 가지 서류를 제공할 수 있습니까?

 
듀얼 PLL은 트랜지스터의 경로를 누구에게도 설계 수준은?

 
누가 PLL을위한 설계 절차를 줄 수 있나요?

감사합니다

 
여기를 차지 펌프 PLL을에 매우 도움이 종이입니다
 
초보자 들어, Razavi에 의해 교과서는 매우 도움이됩니다.

 

Welcome to EDABoard.com

Sponsor

Back
Top