설계"ModelSim

그냥 다음 www.model.com 등록 및 평가 후면 버전을 다운로드 가자

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="미소" border="0" />
 
그것은 주로 버그 수정을위한 것으로 보인다.출시 노트 ModelSim SE를 위해 / 체육 5.7d

저작권 모델 기술, 멘토 그래픽스
주식 회사 회사는, 2003 년 - 판권 소유.2003년 5월 15일
______________________________________________________________________

제품 설치 및 라이선스 정보
제품 설치에 대한 간략한 지침을 참조하십시오
"install_notes"모델 기술을 웹 사이트에서 파일을 엽니다.install_notes에서 볼 수있는 파일 :
[1] http://www.model.com/products/release.asp
제품 설치에 대한 자세한 내용은 지원
플랫폼, 라이센스, ModelSim 여기 시작 가이드를 참조하십시오.설명서에서 다운로드할 수있습니다 :
[2] http://www.model.com/support/documentation.asp어떻게 지원 받기
기술 지원 방법 지원을 참조하십시오 구하는 방법에 대한 자세한 내용
에서 페이지 : [3] http://www.model.com/support/default.asp출시 노트 자료실
이전 버전의 릴리스에 대한 릴리스 노트를 참조 아카이브
에서 : [4] http://www.model.com/support/default.asp
또는 설치 modeltech 나무에서 찾을 수 "modeltech 경로
설치를 "/ 워드 프로세서 / rlsnotes
______________________________________________________________________

인덱스 노트 출시로

[5] 주요 정보

[6] 사용자 인터페이스 결함 수리 5.7d에서

[7] Verilog 결함 수리 5.7d에서

[8] PLI 결함 수리 5.7d에서

[9] VHDL 결함 수리 5.7d에서

[10] 수 있는데 결함 수리 5.7d에서

[11] 팔팔 결함 수리 5.7d에서

[12] 혼합 언어 결함의 수리 5.7d

[13] 일반적인 결함 수리 5.7d에서

[14] 멘토 그래픽스 DRs 수리 5.7d에서

5.7d에서 [15] 알려진 결함

[16] 제품 변경 5.7d로

[17] 새로운 기능 5.7d에 추가
______________________________________________________________________

주요 정보
* 다음과 같은 플랫폼 ModelSim의 지원이 중단됩니다
5.8 릴리즈 :
레드햇 리눅스 6.0
레드햇 리눅스 6.1
프로방스 안에 AIX 4.2
* 당신을 다시 컴파일해야합니다 또는 귀하의 모델을 새로 고치면으로 이동합니다
5.7 Betas 또는 5.6x 또는 이전 릴리스 버전을 전달했다.보다
ModelSim 시작 "다시 귀하의 도서관"여기 가이드
귀하의 모델을 새로 고침에 대한 자세한 정보입니다.
* Acrobat Reader 버전 4.0 이상 모든 읽기 사용해야합니다
. pdf 파일 ModelSim 버전 5.5c 이상에 포함된 파일을 엽니다.
* 제품 변경 사항 및 새로운 기능이 여기에 언급된 소개
5.7d 릴리즈.만약 당신이 5.7d 릴리즈에서 마이 그 레이션
5.6x 또는 그 이전 버전을 출시하였습니다, 또한 5.7x 릴리스 버전을 참조하십시오
제품의 변경 사항 및 새로운 기능을 도입하는 동안에 대한 메모
5.7 패치를 출시하였습니다.이전 버전의 릴리스 정보 수있습니다
워드 프로세서에서 modeltech 설치 디렉토리에서 찾을 수 / rlsnotes.
* HP - UX는 10.20 플랫폼 더이상 ModelSim로 지원됩니다
5.7 릴리스합니다.hp700 플랫폼에서 실행 파일을 HP가에 내장되어있습니다 - UX의
11.0.유의하시기 바랍니다 수 있는데하기 위해서는 / PLI가 라이브러리를 공유
장전하고 올바르게 vsim의 hp700 버전에 의해 실행되는, 그들은
컴파일해야합니다와 HP에 연결된 - UX의 11.0.
* 5.6 릴리스는 Windows (의 플랫폼과 시작에 한함),
시도 libvsim.lib 또는 tk83.lib에서 마이크로 소프트를 사용하여 연결
참고 Visual C 링커 버전 5.0과 비슷한 메시지와 함께 실패할 것입니다
"잘못된 파일이나 디스크가 꽉 찼습 : 0xaa77b00은"추구 수없습니다.마이크로 소프트
참고 Visual C 버전 6.0을 사용해야합니다.
______________________________________________________________________

사용자 인터페이스 결함 수리 5.7d에서
* 사용자 - 그 (단 부분됐다 환경 구조 지정
지정된 크기 또는 위치) 또는 사용되는 오프셋이 한국이나 동아시아와
중력 (예
: WxH - XY로)가 제대로 처리되지 않았다.이러한 대체
기하학 형태 사양 지금은 지원됩니다.
* 소스 창에서 2001 년 키워드는 키워드 Verilog 추가됨
하이라이트 목록입니다.
* 만약 당신이 파도 창에서 "wname"추가 두 개 이상의 웨이브 창 사용
sig1 명령은 현재 기본 웨이브 창으로 wname 설정합니다.
* 성명 보험 리포트 표시되지 않은 ... 생성
만약 ...을 생성 (VHDL)로 실행되는 문장이 있기 때문에
진술을 정교 한 번에 평가가없습니다.이러한 진술 안돼
더, 및 보험 정보를 생산 그러므로 표시되지 않습니다
보험 리포트 unexecuted.
성적 증명서 * Colorization 과도한 시간이 걸렸습니다 만약 라인
와 # ********** 성적표에 나타난 시작.라인처럼
이 VHDL textio에 의해 또는 Verilog $ 표시를 생성할 수있습니다
시스템 작업입니다.# ** 패턴에 대한 코드가 일치하는 혼란
메시지를 주장.
______________________________________________________________________

Verilog 결함 수리 5.7d에서
* Verilog 파일 I / O를 작업 $ $ fdisplay 같은 fmonitor 등 했어요
파일 또는 멀티채널 설명 유효 확인하지.오류 메시지가 지금은 잘못된 형식 주어집니다.
* "Verilog 2001"에서 아무 단어 목록을 소유 제거됨.
* 시뮬레이터 때 생성된 인스턴스에 액세스한 추락
밖의 다양한 색인.
* vlog 잘못 필요 "; 속성 목록의 끝"에서
내부 속성을 진술했다.
* 지속적인 임무에 대한 유형을 실제의 값을 갖는다
오른쪽 잘못된 결과를 생산.또한, 밀접하게 관련
실제 모듈을 입력 포트에 연결된 값이 올바르지 제작
결과입니다.두 경우 모두, 진짜로 변환 있었어야 있음
32 비트 정수 값.
* 자위대 RECREM 주석 외로운 복구 또는 주석 않을
제거에 최적화된 세포의 성명을 지정합니다.
에서 Win32 *에서, 단일 - Verilog 파일 I / O를 작업을 가끔 이상의 스테핑
손상된 파일 처리 결과.
* vlog 내부 오류가 발생 모듈을 컴파일 할 때 함께 추락
'다른 사람'이 연결되어있는 성명 인스턴스를 생성 시간
이름 모듈 포트 리터럴 값.
한동안은 ANSI와 combinational UDP를 컴파일 * vlog 추락 스타일
논쟁 어디로 출력 선언 'reg'(닥터 341631).
이것은 지금보다는 오류 메시지를 제공합니다 추락.
두 인스턴스 및 매개 변수 배열 * 디자인
추락하는 동안 루프를 정교를 생성합니다.
*`동결 vsim 발생 지시자를 보호 할 때 "등록"
선언이 아니라 모듈의 포트 이름을 보호했다
보호합니다.포트 이름은 지금은 무방비 상태입니다.
* Defparams 내부를 생성 조건문 항상 그렇지는 않았다
낮은 수준의 전파 매개 변수 값을 디자인했다.
* 매개 변수 삼항 표현을 갖는 초기화
컴파일러 상수를 선별 사고에서 몇 가지 이상한 결과
경우.
* 디자인과 빠른 컴파일 false "를 부분적으로 결과 - 밖으로를 선택하십시오
몇몇 드문 경우에서 범위를 "오류.
* 자위대 / O 포트 난 내가 어디서 지연 상호 / O 또는 입력 포트
어떤 경우에는 잘못된 행동의 결과에 사용하면
multisource_int_delays.
* Verilog 세포가 아닌 포함된 과제 차단 및 컴파일
빠른 nocheckSUDP 제대로 평가도 않을 수도있습니다.
* 디자인과 빠른 컴파일 중 일부에 내부 오류가 발생 결과
경우.
* 디자인과 컴파일 - 빨리 밖으로 선택 false "를 부분 발행
어떤 경우에는 경계 "라는 오류 메시지가없습니다.
______________________________________________________________________

PLI 결함 수리 5.7d에서
* tf_getnextlongtime () 반환 잘못된 시간 때가되면 단위
시뮬레이터 시간을 정밀 달랐다.
______________________________________________________________________

VHDL 결함 수리 5.7d에서
* 모드로 또는 VHDL 포트 inout 잘못 수
드라이버를 초기화하는 경우 포트를 명시하지 않았다
초기화 가치와 실제 신호를 포트에 연결
초기 값을 명시했다.요인의 숫자에 따라,
ModelSim 잘못 실제 신호의 초기 값을 사용할 수있습니다
lowerlevel 드라이버를 초기화 할 때.오래된 중고 5.7d 행동
nonstddriverinit 컴파일러 스위치를 사용하여 일치시킬 수있습니다.
이 스위치는 - nonstddriverinit 모든 원인이되지 않습니다
lowerlevel 드라이버의 실제 신호의 초기 값을 사용하는 방법, 그것을
단지는 이전 버전의 실제 사용에 영향을 미치는 경우
신호의 초기 값.
암시적 연결의 * 특정 계열 배열 연산자는 피연산자
잘못된 코드가 생성되는 결과.이 시뮬레이터로 인한
충돌.
* 코드 커버 리지 기능을 VHDL 패키지 instrumenting 아니 었어
시체.패키지 본문의 코드 커버 리지, 그러나,이 유지되지 않습니다
예를 들어 특정 정보입니다.성명을 건의합니다
동일한 단일 버퍼에 누가 전화를 아무리 증가
패키지 subprogram.이것은 5.6 버전의 동작과 일치하는
코드를 적용합니다.표준 IEEE 패키지, 가속 패키지
MTI 패키지를 자동으로 적용 범위에서 제외됩니다.이러한
패키지 포함 : 표준 std_logic_1164, textio, numeric_bit,
, std_logic_arith std_logic_signed, numeric_std
, std_logic_textio std_logic_misc, std_logic_unsigned
vital_primitives, vital_timing, vital_memory, vl_types, 그리고 util.
* 환경 변수에 파일 이름을 매개 변수에 지정된
std_developerskit, std_mempak 기능 Mem_Dump, 그리고 Mem_Load
확대되지 않았다.
*이 드라이버 subprogram 때문에 만들었다고 병합 프로세스
여러 프로세스가 동일 몰고 전화 나쁜 코드를 생성
신호를 보낸다.나쁜 코드가 충돌하거나 하나의 드라이버를 만들었습니다.
* 만약 클럭 프로세스 목록에서 감도를 벡터 신호했다
신호 감도에서 제외 될 경우에
목록입니다.이것은 잘못된 시뮬레이션 결과의 결과.
* 객체 VHDL subprogram 내에서 선언에 의해 액세스할 수 없다
만약 subprogram ModelSim, 발견 및 변경 명령 검토
프로세스의 범위 내에서 선언했다.
* 단계 명령을 넘을 때도 잘못 프로세스 실행
다음 진술보다는 앞으로 나올 때까지 기다리는 성명을
실행.이것은 단지 미국 펜실바니아 HP는 32 비트 플랫폼에서 발생했습니다.
______________________________________________________________________

결함 수 있는데 수리 5.7d에서
* () 메모리 할당 실패지고 있다고 mti_GetVarSubelements
null이 배열을 할 때 사용.
* mti_GetParentSignal () 충돌 시뮬레이터 때 발생할 수
부모 신호 VHDL Verilog 모듈 개체를했다.
______________________________________________________________________

팔팔 결함 수리 5.7d에서
* Highestlevel 팔팔 가속을 적용하지 말았어야
inout 포트의 존재 level1 아키텍처.
* 병렬 지연 경로가 SDF 파일에서 주석이 될 수없습니다.
______________________________________________________________________

혼합 언어 결함의 수리 5.7d
* v2k_int_delays - X가 디자인을 적용하는 스위치가 발생하는 경우 :
VHDL 설계 단위 Verilog 설계 시간 인스턴스했다
단위
VHDL 설계 단위 입력에 의해 주도되었다 /에서 inout
Verilog 설계 단위 인스턴스
Verilog 입력 / inout와 주석이 아니 었어
인터커넥트 지연
______________________________________________________________________

일반적인 결함 수리 5.7d에서
* x86 기반 아키텍처 (Windows 및 Linux), 코드 생성기
스택 공간이 과도하게 사용할 수있습니다.만약 너무 많은 스택 공간이 사용되었다
시뮬레이터 역추적없이 추락했다.이것은 대부분의했다
때 매우 큰 Netlist elaborating 발생할 가능성이 큽니다.
* 간혹보고 라인을 적용 옵션에 의해 생성된
"라인"0 번호가 포함됩니다.이것은 이상의 결과였습니다
오버로드된 식별자의 조합 (예
: 먼저 이름을 열거
그리고 함수를 "우선"), 케이스라는 레이블로 사용.
* 용 지점을 구분하지 않았다 코드 커버 리지 기능
사건을 진술에서 여러 지점을 보험 상품 선택
같은 대안.당신이 사용해야이 기능을 얻으려면
시간 옵션 coverBranch 컴파일합니다.이 옵션은 동일합니다 VCOM
그리고 vlog.
* 범위 옵션 - 파일이 너무 정교 저장되지 않았습니다
취재 때 정교 파일을로드했습니다 활성화되지됐다.
* 신호 스파이가 제대로 길이 1의 벡터 Verilog를 인식하지 못했습니다
(예
: reg [0시] vec_one;) 벡터이다.
ModelSim 5.7c를 실행 단계의 명령 *에서 깨진했다.사용
명령 메시지에서 ""알 수없는 옵션이 단계의 결과.마찬가지로
F11을 눌러 기능 키가 작동하지 않았다이 결함의 결과입니다.
* vmap 경고를하는 경우 - c 옵션과 함께 사용되었다이 문제가되지 않았다
ModelSim 환경 변수 또는 - c를 사용하고 로컬
modelsim.ini 이미 존재하는 파일입니다.- 조용하고 옵션을 억제
이러한 경고.
* 만약 당신이, "빈 내장 함수에서 오류 3274을받은 ModelSim
포인터 (#)....", vsim 명령의 저장 사형을 할 수있습니다
발생한 충돌 시뮬레이터.이 문제에만 존재
Windows PE에, 윈도우 SE를, 리눅스 SE를, 그리고 RS6000 남동 버전
ModelSim.
VCD에 파일에 * $ dumpoff가 제대로 작동하지 않았다.
- 레드햇 8.0에서 스위치를 복원 * 러닝 vsim 발생
밖의 메모리 오류입니다.
hp700 ModelSim보다 최신 버전 5.5f의 * SIGILL ()와 충돌
vsim했다.SIGILL HP는 B180에 778분의 9,000을 실행하는 컴퓨터에서 발생
HPUX 11.00.
* 특정 VHDL 클럭 프로세스가 어떤 경우에 추락했을 때
최적화 및 코드 커버 리지를 활성화했다.
______________________________________________________________________

멘토 그래픽스 DRs 수리 5.7d에서
* 재해 복구 00106880/SC340057 - "소스 창에서 편집을 잃은 경우 디자인
"로드됩니다.
* 재해 복구 00107687/SC340955 - ModelSim하려고 할 때 충돌을 것이라고
소스 창에서 다른 창에 항목을 드래그하십시오.이 것이
때 설계 및 VHDL 구성 요소를 최적화했다 발생할 수
최상위 설계 단위에서 드래그를 시작했다.
* 재해 복구 00107748/SC341021 - 음 342에 대한 자세한 메모를 포함
보험.
* 재해 복구 00107617/SC340875 - 몇 기무사 컴플 라 이언스 문제가되었습니다
웨이브 창문에서 포스트 스크립트 파일 생성과 해결.
* 재해 복구 00107619/SC340877 - 일부 용지 크기은 Tcl 오류가 발생할 것이라고
때 웨이브 창에서 인쇄 이잖소.처음으로
이 패치를 릴리스 인쇄 포스트 스크립트,로 이동해야합니다
페이지 설정 화면과 올바른 용지 크기를 선택할 수 있도록
모든 값이 올바른지 확인합니다.
* 재해 복구 00108136/SC341451 - 빈 문자열을 가진 Concatenation
다른 문자열로 실행하면 충돌이 발생합니다.
* 재해 복구 00103325/SC336094 - ModelSim VHDL 유효 기간 오류를 생산하고있습니다.
* 재해 복구 00106680/SC339836 - postlayout와 ModelSim 충돌 자일링스
시뮬레이션.
에서 x86 기반 아키텍처 (Windows 및 Linux), 코드 생성기
스택 공간이 과도하게 사용할 수있습니다.만약 너무 많은 스택 공간이 사용되었다
시뮬레이터 역추적없이 추락했다.이것은 대부분의 가능성
때 매우 큰 Netlist elaborating가 발생합니다.
* 재해 복구 00106706/SC339864 - 취소 사본을 위해 할 수 있어야합니다
배치 모드.
명령은 "성적 파일은? filepath?"쿼리에 추가되었습니다
또는 성적 증명서 파일의 경로명을 설정합니다.때 새 파일
지정된 기존의 성적표 파일이 닫히고 새
성적표를 열어 파일을 엽니다.만일 경로명을 빈 문자열로 설정됩니다
( "") 기존 파일이 닫히고 새 파일이 안 열립니다.
이 명령은 기존의 명령 별칭입니다 : "로 설정
PrefMain 동일한 행동을하고있다 (파일) ".
* 재해 복구 00106821/SC339992 - 잘못된 메시지 : (모든 지점 명세서
적용).
* 재해 복구 00107268/SC340498 - ModelSim 유효 기간을 거부 verilog2001
특성 구문입니다.
* 재해 복구 00122477 - 몇 가지 신호 처리에 나열된 상태의 변화
감도 목록 5.7c 활성화 될 프로세스가 발생하지 않습니다
하지만, 5.6x에서 그랬던 것처럼.
* 재해 복구 00105824/SC338893 - 최적화된 Verilog 과제가 누락되었습니다
소스 창에서 "화살표".
* 재해 복구 00107374/SC340616 - $ fdisplay STD_OUT 쓰고있습니다.
* 재해 복구 00121803 - 문제가 발생 Verilog에서 매개 변수 전달과
조항.
* 재해 복구 00122267 - 프로세스 사고 원인 ModelSim에 병합.
* 재해 복구 00108301/SC341631 - 컴파일러는 충돌을 할 때 ANSI C로 파싱 스타일
사용자 포트 원시적인 정의됩니다.
______________________________________________________________________

5.7d의 알려진 결함
______________________________________________________________________

5.7d에 제품 변경
______________________________________________________________________

새로운 기능 5.7d에 추가
* 명령은 "성적 파일은? filepath?"쿼리에 추가되었습니다
또는 성적 증명서 파일의 경로명을 설정합니다.때 새 파일
지정된 기존의 성적표 파일이 닫히고 새
성적표를 열어 파일을 엽니다.만일 경로명을 빈 문자열로 설정됩니다
( "") 기존 파일이 닫히고 새 파일이 안 열립니다.
이 명령은 기존의 명령 별칭입니다 : "로 설정
PrefMain 동일한 행동을하고있다 (파일) ".
* 옵션 Verilog의 수를 제어 vsim에 추가되었습니다
자위대가 실종되기 전에 인스턴스 메시지가 방출됩니다
vsim 종료.옵션 - n을 여기서 n입니다 sdfmaxerrors
예를 들어 오류 메시지가 누락된의 최대 개수를 방출됩니다.
* VCD VCD dumpports 지금은 고유의 변수 이름을 생성할 수있습니다
포트 경우에도 이러한 포트를 동일하게 연결이 무너위한
NET을 엽니다.VCD dumpports 및 dumpports에 고유 옵션 고유한
옵션 vsim이 기능을 활성화해야합니다.
* vlog 이제 컴파일러는 경고를 생성할 수있다 언제든지
미지의 플러스 옵션이 발생합니다.이 기능을 수있습니다
에서에 Show_BadOptionWarning 변수를 설정하여이 아닙니다
modelsim.ini 파일입니다.이 변수는 "off"로 기본적으로 설정됩니다.
* 옵션 범위를 다시로드 명령을하도록 추가되었습니다
의 testbenches에서 보험 통계의 병합을 다른
이름.옵션 루트 <name>은 루트의 이름을 변경
지정된 이름으로 파일을 다시로드되는 Testbench.

 
ModelSim 저장하여 다음 번에 계속? 그것은 너무 한 번에 모든 시뮬레이션을 실행하려면, 난 부품 시뮬레이션을 실행하는 모든 희망을 오래입니다.

 
알레그로 썼습니다 :

ModelSim 저장하여 다음 번에 계속? 그것은 너무 한 번에 모든 시뮬레이션을 실행하려면, 난 부품 시뮬레이션을 실행하는 모든 희망을 오래입니다.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top