설계"LVDS,

H

haribabu

Guest
안녕,
난은 1.8V 공급 전압에서 LVDS 텍사스 디자인입니다. 년부터 헤드룸 상단의 전류 소스에 해당하는 낮은 전압에서, 내가 사용하는 일반적인 전류 미러 하단에 상단 및 cascode 전류 미러를 적습니다.문제는 지금 제가 상승 시간 오전 cing 될 빠르게 하강 시간보다 거의 두 값을 30으로 자신의 절대적인 가치의 40 %까지 차이가있습니다. 예를 들어, 내 trise 60ps 그럼 내 tfall 100ps 주변입니다.????????? 아무도이 문제를 피하기 위해 몇 가지 좋은 해결책을 권해 주시겠습니까

 
haribabu 썼습니다 :

안녕,

난은 1.8V 공급 전압에서 LVDS 텍사스 디자인입니다. 년부터 헤드룸 상단의 전류 소스에 해당하는 낮은 전압에서, 내가 사용하는 일반적인 전류 미러 하단에 상단 및 cascode 전류 미러를 적습니다.
문제는 지금 제가 상승 시간 오전 cing 될 빠르게 하강 시간보다 거의 두 값을 30으로 자신의 절대적인 가치의 40 %까지 차이가있습니다. 예를 들어, 내 trise 60ps 그럼 내 tfall 100ps 주변입니다.
????????? 아무도이 문제를 피하기 위해 몇 가지 좋은 해결책을 권해 주시겠습니까
 
안녕,

U pls 좀 설명해 주시겠어요 무엇을 "일반 모드"LVDS에 vlotage 오프셋 무엇입니까?

감사합니다

 
공통 모드 전압 오프셋은 일반적으로 가치의 공통 모드 전압 (즉, 1.25 승)에서 편차입니다

 
현재 확인 하나요?(소스와 싱크의) 그들은 동등합니다.

 
제가 확인 .. 그들은 거의 동일합니다. 그들이 .. 사이에 전 C
- 100uA 밖에 차이가

 
그것 prelayout 또는 postlayout입니다.
postlayout 경우 다음 스위치 전류 싱크 사이의 노드에서 기생 모자 선물 / 소스 확인하시기 바랍니다.
prelayout 경우 모든 스위치에 대한 영업 지역을 확인하고 자신의 sat.여백.

 

Welcome to EDABoard.com

Sponsor

Back
Top