설계"JFET

C

cipi - cips

Guest
난하지만 정기적으로 저항하는 대신 일반적인 방출 amplifire 빌드가 amplifer 내가 가변 저항으로 JFET 넣어야 일반적인 방출이 필요 생성 문제<img src="http://images.elektroda.net/8_1214840131_thumb.jpg" border="0" alt="JFET" title="JFET"/> 나도 이렇게 뭔가 잘 모르겠지만, 나는, 나는이 테스트를 생각하고 그것을 출력에서 많은 oscilation 작동하지 않습니다.

출력 거기 JFET 경우 몇 가지 전압을 첨부해 거기에 증폭되어 신호 (전체 4) 변수 amplifire 가야한다

 
여기 내 추천합니다 :
저항으로 앰프에서 원칙과 같은 목적을 위해 JFETs를 사용하여 제한을 검사해야합니다 JFETs를 사용하기 전에.
예를 들어, 작동 범위 ohmic 지역 및 소스 가능성과 지속되어야 신호는 0 볼트 (선호)의 종속 제한됩니다.
그것은 당신의 회로 (오른쪽)가 그 일을 할 수 없을에서 분명하다.

 
기껏해야 ohmic 영역에서 JFET 충분한 낮은 신호 전압에 대한 저항의 근사치로 간주 될 수있습니다.선형 회로는 일반적으로 FET의 특성을 결정하는가 additonal 이차 용어의 영향력을 줄이고 신호 전압 범위를 확장할 수있습니다.

표시 회로를 위해, 나는 순수하고, 말도 안으로 치부하는듯한 동기 부여 필요가없습니다.

 
하나는 일반적인 회로를 공통 소스 증폭기 jfet에 대한 전류 소스를 로드할로 jfet를 사용합니다.이 회로는 고성능 앰프 phono 많은 년 전에 사용 보았다.

 
처음에, 당신은 정말 알고해야 게인 스테이지의 속성을 명확하게 JFET를 통해 변경해야 - 그리고 이상의 범위를 조정 :
게인 또는 바이어스 지점이나 입력 임피던스 또는 조용하고 현재?아니면 전부 다?

 
물론 문제는 흠,이 프로젝트가 있고 난 그걸 만들 필요가있는 모든 내가 뭘 얻을 내가 첫 번째 게시물, 그래서 난 당신의 아이디어를 듣고 싶으신 건지 모르겠 쓴 모든 설명은??

 
cipi - cips 썼습니다 :

물론 문제는 흠,이 프로젝트가 있고 난 그걸 만들 필요가있는 모든 내가 뭘 얻을 내가 첫 번째 게시물, 그래서 난 당신의 아이디어를 듣고 싶으신 건지 모르겠 쓴 모든 설명은??
 
네, 문제는 정말 정말 무엇 하나 밖에 FET를 함께 가지고 tryed하고 있지만 모든 4 하드 좋은 결과를 얻으려면 관리해야하는지 알게 해달라고 4 개의 저항을 교체해야합니다

 
좋아, 만약 당신이 원칙적으로 가능하다 4 JFETs 이걸 사용해야합니다.아마도 그것 JFETs의 속성을 연구하는 대신 좋은 운동입니다.
하지만 거기에 관심을 지불하는 몇 가지 포인트 :

1.) 수집기에 모두 JFETs 및 배출 경로에서 동적 저항기로 일하기 시작했다.그건 그들이 AC 신호와 함께 대처하는 유일한 사소한 왜곡을 일으킬 것을 의미합니다.그 결과 : 작업 유사 - JFET의 출력 특성의 선형 영역.이 제한은 너무나 .. 그들의 작동 전압 범위가 제한
그리고 고정 가능성 (지상 resp 소스 핀 연결에주의하십시오. Vdd).

2.) 이후 그들은 단지 "고정 저항기"로 사용하는 두 JFETs 이는 BJT 바이어스에 대한 그들의 선형 영역 밖에서 조작할 수있는 데 사용됩니다 - 그들만을 위해 고정 DC 전압을 실현 전류의 비율을 의미합니다.

3.) 내 추천 : 처음에는 모든 시뮬레이션 프로그램을 사용합니다.

 
난 아직도 회로를위한 그럴듯한 동기를보고 싶어요.FET를 목적으로 역할을해야한다,하지만 난 가능한 모든 표시되지 않습니다.

대부분의 경우에는 (또는 어떤 사건인가요?) 비 - 선형 (선형 저항 지배할 것이라고 FET의 등록 정보에서)라고한다.그래서 당신은 기본적으로 (UGS의 Ugd) / 2 각 FET의의 UGS의 또는 더 나은 예 및 수정할 증폭기 바이어스 지점에서 결과를 수정할 수있습니다.하지만 정말 저항처럼 행동하지 않습니다.

내 생각, 아이디어 저항 트랜지스터 앰프에서 dimensioning의 효과를 시각화 데모 회로를 만들 수있습니다.난 한번도 supervize했다 연구실 알지만 간단한 플러그 저항 (과에 시범 회로 설계 - 칩 온도 트랜지스터에 대한 추가).만약 회로를 목적으로 이런 종류의 디지털 또는 아날로그 스위치 potentiometers 도움이 될 수 없지만, 가변 저항기 좋은 해결책없습니다 FET를, 내 생각이다.또한 피드백 저항 제어 회로와 해결책이 될 수있습니다 짝을 ldr.

 
첨부 파일 회로 - 내가 디자 인한 최악의

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="미소" border="0" />그것은, 거의 1 분기, 입력 임피던스 부정적인 의견이 때문에 낮은 포화되면, 높은 입력 진폭에서 전압을 증폭 등 15에 관한 작은 신호를 위해 왜곡 말이되지 않습니다.

귀하의 특정 응용 프로그램을 위해 당신은 어떤 저항 JFET로 대체되어야합니다 찾아야한다.계란 : 컬렉터 저항에 의해 대체 jfet 전류 소스로 구성됩니다.에미터 저항 jfet 제어 레지스터에 의해 증폭 게이트 전압 등에 따라 컨트롤로 대체
미안하지만, 당신이 첨부 파일을 보려면 로그인이 필요합니다

 
저항으로 프로그래밍 FET를 위해 사용 가능한 전압 범위가 몇 볼트에 몇 100 mV 최대, 선형성의 intendended 수준에 따라 각각 왜곡이다.VG = (Vds Vgs) / 2 상수를 유지함으로써, FET를 charateristic에서 이차 용어 대칭을 만드는 행동은 멸망하게 될 수있습니다.지상에 대한 간단한 선형 회로의 FET는이처럼 참조 :<img src="http://images.elektroda.net/35_1214950766.gif" border="0" alt="JFET" title="JFET"/>전압 / 전류 특성을 매개 변수로 VG했다.저항 / (Vgsoff - VG Rdson Vgsoff 쌍곡선 함수에 따라)에 알려졌다.<img src="http://images.elektroda.net/78_1214951064_thumb.gif" border="0" alt="JFET" title="JFET"/> FET resistor, a differential amplifier would be needed.

떠있는
FET는 저항, 필요한 것이 차동 앰프 제어합니다.

추신 : 나는 explicitely, 그 높은 Vgsoff와 JFET의 최대 사용 가능한 전압 범위에 대한 것이 바람직합니다 언급하지 않았다.BF245C 이런 점에서 나쁘지 않다.그러나 개별 Vgsoff (그리고 Rdson) 유사 콘텐츠로 간주하고 각 가변 저항에 대한 개별 조정이 필요합니다.이것은 한정된 전압 범위에서 실질적으로이 기술의 응용 프로그램을 제한하는 다른 사실이 떨어져있다.

또한 선형없이 FET를위한 특성을 보여주지 않았다.당신은 단순히 나쁜 대부분의 애플 리케이션에 대한 부적 절한 .. 믿을 수

 
비교 alllow하려면, 나는 또한 선형없이 BF245C 전압 시뮬레이션 / 전류 특성을 보냈습니다.Vgs linearized 회로 (-0.5로 -5.5 승)에서 VG와 동일합니다<img src="http://images.elektroda.net/58_1215035620_thumb.gif" border="0" alt="JFET" title="JFET"/>
 
내가 시뮬레이션 프로그램 (의 Multisim 전자 Workbanch)에서 회로 설계 tryed해야하지만 흠 실패했습니다 당신이 누구가 얼마나 회로를 만드는 방법을 알고, 내가 두 스키마를 함께 게시한 tryed 있나요???

 
내가의 Multisim을 사용하지 않는했지만 기본적으로 잘해야합니까.무슨 문제가 발생하는 거지?*. ms10 파일을 게시 시뮬레이션을 복제, 다른 분들에게도 도움이됩니다.

 
게시 우선 Eugen_M과 같은 회로를 그릴이 있고 그 회로가 잘못되었습니다 흠 그럼 그 때 FET의 땅에와 게이트 사이의 회로 (오류) 작동하지만 동일한 입력 신호가 출력에서 연결을 끊으 오류가있어 실감 , 그때까지 내가 가지고 회로 FET를 그려처럼 당신을 위해 1M 저항 및 전원 공급 장치와 함께 쓴 모든 FET를 출력하고 난 아무것도 아니 겠지?

 
어떤 회로의 SPICE 시뮬레이터, PSPICE, 예의 Multisim 시뮬레이션하실 수있습니다.가능한 문제는 당신이 특정 회로에 관련이없는 보도, 내 생각엔.

선형과 내 FET의 회로 단의 제어 전압과 가변 저항 요소를 보여주고있다.그것은 지상에 각각 두 경우 상단의 FET를위한 참조 Vdd 떠있는 FET를 사용하는만큼,하지만 차동 증폭기를 필요 참조된 사용할 수있습니다.최종 회로 제어 전압 소스를 고려하고있다.

시뮬레이션 단, 선형 범위가 제한되어 있으므로 공급 전압이 너무 높게하지 않아야했다.만약 회로 모두에서 의미있는 난 여전히 의심.

 
흠, 그럼 난 어떻게 의존하는 방법이 저항 FET를, 당신이 생각하는 일을 흠 흠 당신이 재강 어떻게해야 아무런 생각이 없어와 앰프를 구축 뜻이 회로를 만들 생각이 없어 이상한처럼 보여요??

 
fvm 썼습니다 :

....
만약 회로 모두에서 의미있는 난 여전히 의심.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top