설계"HDL을

L

leeloothedolphin

Guest
도와주세요, 제발!

나는 비교적 HDL을 설계 (주로 VHDL)에 새로 온 나는 회사의 같은 디자인의 모든 지식이없는 직원입니다.그들은 나에게 모든 걸 의지, 그리고 그것은 또한 설계의 FPGA에 CPU가 포함됩니다.그리고 또한 우리의 모든 작업과 전자 설계 완전히 비동기입니다.그래서 할 일이 많이있을 것입니다.

내가 얼마나 더 깊이 배우고 조언을 제공함으로써 도와 드릴까요?기본 설계가 어떻게, 그리고 얼마나 합성하고,하지만 기본.좋은 책, 아니면 어떤 좋은 훈련 ..

내가 대학에서 도움을받을려고 것입니다,하지만 만약 당신이 내게 힌트를 줄 수 감사할 것입니다.

제발, 누가 진짜 심하게 디자인을 배우고 싶어하는 여자가 도움을

 
안녕,
내 충고는있을 것이다 :
1.VHDL 도서 구매 : 더글러스 페리 할 것이라고
2.시도 웹 자습서를보고
3.기본 회로 desing보십시오).Combi loigc, b)는 레지스터 / 카운터 C) 상태 머신 (v를 쳤어요) D 조), B와 C의 조합웹 전문 코드를 좀 봐, 밖을 찾으려고 어떻게 그리고 왜 당신이 다릅니다.
4.단지 기본적인 이해를하는 데, 이후 죽겠다로 이동합니다.대학에는 여러 파트 타임 코스가 있으며, 그들은 전문가에게 디지털 디자인 HDL을 사용하여에서 제공하는 코스는 않습니다.몰라이 지구 어디에, 내가 영국에서 오전 당신은 당신이 제안할 수 유니 코스는 영국이다.
도움, 희망을
그리고 당신은 내 사이트뿐만 아니라 일부 IP를 얻을 수있습니다.
Kr,
아비
http://www.vlsiip.com
avimit에 의해 16 2007 10시 22분 8월에 편집한 마지막으로, 1 시간을 편집한 총

 
HDL을 칩 디자인 : 실용적인 가이드 아식스 & FPGA는 더글러스 제이 스미스 VHDL 또는 Verilog를 사용하여 설계, 합성 및 시뮬레이션을위한
이 책은 아주 개념을 이해하는 좋은 ...

링크 : http://www.edaboard.com/viewtopic.php?t=71966&highlight=smith

 
"비동기"및 "FPGA를"함께 잘 가지마 두 단어가없습니다.당신은 아마 많은 동기 일을 더 행복할 것입니다.

좋은 방법은 FPGA 설계와 함께 시작하는 저렴한 (약 $ 150 자일링스 또는 Al.tera, 다운로드에서 미국) FPGA 개발 키트를 구입하고 자유로운 발전에 소프트웨어를 설치, (엄청난를 통해 탈지) 소프트웨어 설명서 및 FPGA 설명서, 그리고 다음 실험을 시작합니다.일단 당신이 성공적으로 작성한 간단한 VHDL은 LED가, 당신은 중요한 이정표에 도달해야한다 깜박입니다.

만약 당신이 어떻게 소프트웨어 도구는 일반적으로 작업을 궁금해하는, 여기 자일링스는 이세 프로젝트 건물 내 퀵 가이드가 :
ftopic216154.html # 754738

행운을 빕니다!

 
ur're 자일링스를 사용하는 경우, simulatio 및 합성하기위한 목적 ModelSim XE를 사용해보십시오.

이 웹사이트에서 봐, 그건 통해 UR FPGA 설계에 신 신디사이저도 도움이있다.
http://www.phx.devry.edu/fac/miller/vhdl/vhdl_index.htm # 소개

 
안녕하세요 ....
책을 읽는 동안 VHDL U 작은 프로젝트를 시작 bulid 배울 수있습니다 B와 게이트 VHDL 컴파일러를 처음.그 U 자일링스의 ISE site.It에서 무료로 webpack은 U의 최신 버전을 다운로드라는 얻을 수있습니다.

만약 당신이 방법을 다음 U에 의해 이동 속도 & 어쨌든 VHDL 프로그래밍을 매우는 C programming.Any 도움이 비슷한 데리러 수 있도록이에 관한 문의 주시기 바랍니다.

안부,
Shraddha

 
인용구 :

어쨌든 VHDL 프로그래밍 C 프로그래밍이 매우 비슷합니다
 
그럼 난 분명하지만, FPGA를 디자인에 대한 동기를 선호하는 방법의 FPGA 모듈은 다 어디 비동기의 다른 구성 요소와 함께, 버스, CPU의 모든 비동기 연결을 ...이후 내 회사 설립 잘 디자인되어 있고 거의 변경할 수있습니다 ...지금은 그들이 사용하는 경우에만 PALS 작은 CPLD는 ..까지얼마나 사용되고있습니다 래치는 말할 것도없고

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="슬픈" border="0" />
 
HDL을 칩 디자인 : 실용적인 가이드 아식스 & FPGA는 더글러스 제이 스미스 VHDL 또는 Verilog를 사용하여 설계, 합성 및 시뮬레이션을위한
이 책은 아주 개념을 이해하는 좋은 ...

U Verilog 예제 코드도 VHDL 코드를 .. n 얻을 것이다

 
asynch 디자인을 피하; FSM에지고; 초보 자용 보드를받을 수있습니다하려고 예를 들어 디자인 않습니다.그들은 가치가없습니다 donot이 두 권의 책을 읽어 보시기 바랍니다.대신 pedroni하여 도서에 대한 이동;
안부

 
U www.esnips.com에 액세스할 수있습니다.그것 VHDL 전자책과 요리책이 필요 U 대해 많은 책이있습니다.난 U 서적 VHDL, 시뮬레이션 도구어야 보드 (자일링스 키트 보드) 연습에 대한 생각.좋은 하루 보내세요!

 
난 시스템 asincronos위한 몇 가지 자료를 권고했다.그들 중 한명이 "도서의 원리 비동기 회로 설계의 옌스 sparso에 의해"입니다.다른 신문 "비동기 microncontroller 이반 Blunno와 루치아노 Lavagno에 의해 piperfitter를 사용하여 디자인"입니다

 

Welcome to EDABoard.com

Sponsor

Back
Top