설계"FPGA에서

[anand_biomedical]

하이 모두 내의 FPGA에 알고리즘의 하드웨어 구현을 할 노력하고 있어요.제가 알고리즘의 기본적인 블록 다이어그램을 장착입니다.내가 FPGA의 IIR 필터를 실행하고 나는 다른 블록을 구현하는 방법을 생각하고 불렀을 (어느 블록 다이어그램)에 VHDL 코드를 작성합니다.하지만 난 다른 블록이 어떻게 구현합니까 각 블록 디지털 필터 방정식을 발견하여 다음의 FPGA에 통합을 받았어요.내가 어떻게 할 수 있는지 잘 모릅니다가.
이 문제 해결에 도움을 주시면 더 좋구요.
알고리즘의 블록 다이어그램 첨부 파일을보세요. [/ img]이

 

[Guest]

미안하지만, 당신이 첨부 파일을 보려면 로그인이 필요합니다

 

[anovickis]

당신이 올바른 경로에있는,하지만 각 섹션에 대한 모델을 구축하는 것이 좋습니다 것이 그리고 어떤 모델링 환경과 길을 따라 귀하의 VHDL 코드를 확인합니다.

C 또는 ModelSim의 계수를 따기하실 수있습니다 항상 모델 - 난 VHDL 영역 coeffs 데리러 사용하지 것이다.코드에만 후에 당신이 알고 있는지 확인하여 필터가 아이디어를 작동합니다.