설계"DDR

B

BlackOps

Guest
안녕하세요,

지금은 D 램 모듈에 대한 읽기, 오전과 사민당 (시리얼의 존재를 감지 참조) 함수를 자신의 EEPROMs에서 구현됩니다.난 쉽게 마이크론 datasheed 장치를 찾을 수있습니다 ...하지만 다른 장치에 대한 .. 데이터 시트를 찾을 수없습니다

그래서 질문 : 그리고 버스트 데이터의 조직을 운영합니까 읽기 / 쓰기 과정별로 diffferent RAM 칩의 제조 업체 사이에 차이가?(만약 그들이 모두 ˛ C 버스 ... 다음과 같아야합니다 ... 아니 내가 사용합니까?)

내가 DDR SDRAM의 컨트롤러, 그리고 사촌 자일링스 될 빨리 처음부터 당신의 서면에 비해에서 이미 작성된 PLB DDR SDRAM의 컨트롤러를 소프트 IP를 사용하여 사용하는 것입니다.어쨌든 나는 그것을 이해하기 위해서는 더 읽어가는 더 나은.

하지만, 다음 질문은 : 어디 자일링스에서 PLB DDR SDRAM을 컨트롤러에 대한 VHDL 코드를 얻으십시오?(ds425) 내가보기 PDF 데이터 시트를 찾을 수있습니다 ..코멘트 있지만 안 VHDL 코드를 ...

어떤 하나의 계급 DDR 컨트롤러와 듀얼 순위 DDR 컨트롤러 사이의 차이점은 무엇입니까?(난 주변 기기의 선택시) EDK에서 BSB에서 이러한 옵션을 가지고

미국 감사합니다

 
지금까지 내가 이해, 현재 자일링스의 솔루션은 미그 (메모리 인터페이스 생성기), 저 HDL을 암호화되지 않은 코드를 생성했다이다.또한 코멘트를하는 경우 코드를 생성 몰라 (있나요?)

 
ISE 9.1 미그 1.7도 있지만 그것을 분명히 버텍스 II에 지원하지 않습니다.그러나 만약 당신이 EDK와 컨트롤러를 생성, 어떻게합니까?그것을 각각 도서관, 또는 암호화된 HDL을에서 읽을 수있는 HDL을 코드에 대한 참조를 읽을 수있는 HDL을 코드를 생성합니까?만약 평범 HDL을, 쉽게 어쨌든, 아마도 코멘트 이해 부족해서는 안됩니다.

 

Welcome to EDABoard.com

Sponsor

Back
Top