설계"CPLD의

[vaf20]

안녕, 내 친구
내가 어떻게 이세 자일링스, 2 년 연속되지 구현할 수 있을까?
U로 XST 입력으로부터 출력 선에 최적화 알아!
일반적으로 합성하는 방법, 구현 및 피팅 또는 배치 컨트롤을 수 있을까?거기에 어떤 차이가 b와 / w를 CPLD의 및 FPGA 구현이 경우에는?
tnx

 

[Guest]

[No message]

 

[lucbra]

설명서를 확인하십시오!
한 가지 방법 또는 다른 방법으로, 때로는 단어 신호의 관계에 도움이 될 수도 계속 내부 노드를 보존 - 구문을 확인합니다.

안부 인사,