설계"CML

[will_tp]

내가 직교 신호를 생성하는 CML 구분선을 사용합니다.
완전 차동 입력 클록 CML해야할까요?
디지털 분배기 출력 그룹 "CLK"및 "clkb"그냥 "CLK"의 반대입니다.
"CLK"및 CML 입력 "clkb"를 사용하는 경우, 어떤 문제가있을 것인가?

 

[Guest]

[No message]

 

[mikersia]

고속에서 사용되는 잘 ballanced 차동 신호 설계.차동 클록 생성 순수 지연 제어 PVT ()와 지터 및 한도의 최대 작동 주파수를 향상 추가로 인버터를 사용하여